Intentando averiguar el umbral de voltaje para la entrada de un pin GPIO en una placa de desarrollo FPGA

Question

Intentando averiguar el umbral de voltaje para la entrada de un pin GPIO en una placa de desarrollo FPGA

#1 de Andreas (1 votos)
#2 de catraeus (0 votos)

0

Necesito usar un módulo de cámara junto con la placa de desarrollo De1-SoC. La cámara requiere 3.3V para funcionar y proporciona salidas con un pin de salida de 2.5V.

Estoy tratando de encontrar cuál es el rango de voltajes que detectará el FPGA. No puedo encontrar esa información fácilmente en cualquier lugar en las especificaciones o en cualquier hoja de datos. Esta es la única ayuda oficial que he encontrado en el Manual del usuario de DE1-SoC. Si el rango de detección para '0' es 0V-1.5V, y para '1' es 2.2V-5V, debería poder conectar la cámara directamente al FPGA. De lo contrario, tendría que agregar cambios de voltaje adicionales.

Si alguien pudiera indicarme dónde puedo encontrar información sobre las características de detección de entrada oficiales, le estaría muy agradecido.

Este es el enlace al manual De1-Soc, y este es manual del ciclón V del cual estoy tratando de pescar fuera esa información.

fpga datasheet io intel-fpga

pregunta mega_creamery

2 respuestas

Lea otras preguntas en las etiquetas fpga datasheet io intel-fpga

Ayuda a resolver la ley de kirchhoff para dos fuentes de voltaje y dos resistencias en serie MCU: fuerte interferencia / ondulación al tocar un cable conectado a un GPIO

score 1 · Answer 1

Los pines Cyclone V son configurables para numerosos estándares diferentes. Consulte el Manual del dispositivo Cyclone V Vol.1 en el capítulo 5. Específicamente Se admite la norma JEDEC JESD8-5 (que es "CMOS de baja tensión de 2.5V").

En los Esquemas de De1-SOC (descargue CD.zip desde Terasic) puede ver que todos los bancos tienen \ $ VCC_ {IO} = 3.3V \ $ (excepto los bancos HPS que usan \ $ 1.5V \ $ ). Los pines en estos bancos detectarán correctamente la entrada CMOS de 2.5V (consulte "Niveles de voltaje de los estándares de E / S"), pero no podrán generar una salida de 2.5V.

En general, se recomienda leer el Manual de dispositivos de Alteras (al menos el Vol.1) si desea poner su tablero en uso.

score 0 · Answer 2

Además, la respuesta final en cuanto a las capacidades de entrada y salida para cada pin se encontrará en el archivo .qsf del proyecto. Aquí encontrarás entradas como:

set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to i_serIn

set_instance_assignment -name CURRENT_STRENGTH_NEW 8MA -to o_LED [0]

y así sucesivamente para que sepa qué pretende ese programa FPGA con el pin. Sin embargo, como lo menciona @Andraes, no puede obtener una salida de 2.5V de un pin alimentado en un banco de 3.3V. La entrada estará bien si la cámara conduce con fuerza a VCC.

Intentando averiguar el umbral de voltaje para la entrada de un pin GPIO en una placa de desarrollo FPGA

Publicaciones recientes del blog

2 respuestas