Resistencia en Vcc y pines de entrada CMOS

  

¿Se requieren resistencias externas para las entradas / salidas / pines Vcc, o hay resistencias internas?

^{simular este circuito : esquema creado usando CircuitLab}

Figura 1. Varias configuraciones de entrada de CMOS.

• (a) Si los voltajes de entrada permanecen dentro de los rieles de alimentación: \ $ 0 \ leq V_ {IN} \ leq V_ {CC} \ $, no se requiere resistencia en serie.
• (b) Si los voltajes de entrada pueden salir de los rieles de alimentación, se requiere una resistencia en serie en la entrada para limitar la corriente a través de los diodos de protección de entrada parásita.
• (c) y (d) Si se puede desconectar la entrada, entonces se debe usar una resistencia de pull-up o pull-down para tirar de la entrada a \ $ GND \ $ o \ $ V_ {CC} \ $. Consulte "Entradas flotantes" a continuación para obtener más información.

Agregar resistencia al \ $ V_ {CC} \ $ pin sería muy inusual y nunca se haría en circuitos estándar.

  

Si se usan resistencias internas, ¿para cuánta corriente están diseñados los chips?

Las resistencias internas generalmente no se utilizan. La resistencia de entrada es la de las puertas FET aisladas y esto es > 10 MΩ.

  

¿Depende del chip en sí?

Depende de la familia lógica, ya que cada familia usará un bloque de construcción estándar para una entrada.

  

Entonces, ¿qué especificación debo buscar? ¿Por qué hay una corriente máxima en los pines de salida y no las corrientes mínimas también, si las resistencias internas son enormes?

^{simular este circuito}

Figura 2. Un simple inversor CMOS. Cuando la entrada es alta, M1 se desactiva y M2 se enciende al bajar la salida. Cuando la entrada baja, M1 se enciende y M2 se apaga tirando de la salida alta. Tenga en cuenta que los diodos de protección de entrada parásita no se muestran.

La impedancia de entrada (resistencia, si lo desea) es muy alta. Esto se indica en el símbolo FET por el espacio entre la puerta y la ruta de conducción: no hay una ruta de corriente directa.

La impedancia de salida es mucho menor. Nuevamente, podemos ver que la única resistencia en la salida es la de M1 o M2 totalmente en resistencia. Esta baja impedancia de salida es una característica de la mayoría de los amplificadores. Una pequeña señal de entrada impulsa una señal de salida más fuerte. Este es un requisito para el "despliegue" también para que una salida pueda controlar las entradas de otras múltiples puertas.

Para responder a su pregunta, la corriente de salida máxima está limitada por la capacidad de carga actual de los transistores M1 y M2. No hay corriente mínima. Las salidas se pueden dejar abiertas.

Entradas flotantes

Las entradas CMOS nunca deben dejarse flotando. Esto se debe a que la impedancia de entrada es tan alta que la entrada podría flotar a un nivel indefinido entre 0 y \ $ V_ {CC} \ $ y el estado lógico sería indefinido. Con referencia a la Fig. 2 de nuevo, el peligro es que a un cierto voltaje de entrada, tanto M1 como M2 se encenderán parcialmente simultáneamente. Esto podría resultar en pasar una corriente significativa a través del chip a través de M1 y M2, causando calentamiento, pérdida de energía y posible destrucción. La solución es tirar hacia arriba o hacia abajo como se muestra en las Figs. 1c y 1d.

La mayoría de los circuitos integrados están diseñados para funcionar desde una fuente de alimentación fija, y no deben tener ninguna resistencia entre la fuente de alimentación y su pin de entrada de alimentación.

Las entradas CMOS tienen una impedancia muy alta, y si no se conectan, flotarán aleatoriamente entre tierra y Vcc. La aplicación dependerá de si se requieren resistencias de pull-up o de pull-down. Si se alimenta de chips lógicos con salidas "tótem" (las salidas pueden subir y bajar) no se requerirán resistencias. Si la entrada proviene de un interruptor o un IC con salidas de "colector abierto", se requerirá una resistencia de pull-up o pull-down para llevar la entrada al estado inactivo.

Si un IC tiene una salida de colector abierto (solo puede jalar el pin de salida a tierra), se requerirá una resistencia de pull-up en algún lugar para hacer que la salida sea alta cuando el IC no lo está bajando.

1) No coloque un resistor en serie a menos que sepa por qué lo necesita (casi nunca en el CMOS normal)

2) Algunos dispositivos tienen resistencias de pull-up internas. Por lo general son bastante grandes (10k - 100k). Los chips lógicos independientes generalmente no los tienen.

3) Las salidas se pueden dejar desconectadas y tener una corriente mínima de cero.

4) No olvide el condensador de desacoplamiento, conectado entre vcc y gnd lo más cerca posible del chip.

Las familias de CMOS siguen las mismas reglas dentro de cada familia y la protección contra ESD en cada carril es consistente para todos.

En general, las familias de mayor voltaje también son mayores. Impedancia del controlador RdsOn, lo que significa una caída de voltaje incremental para el aumento de la corriente. La familia CMOS 4xxx original hasta 18V tenía aproximadamente 150 ohmios y aumentó a 350 ohmios aproximadamente a 5V. Luego, la lógica 74HCxxx a 5V comenzó a 50 ~ 75 Ohms y aumenta a 3.3V. Luego, la lógica de 3.3 V comienza a 25 ohmios y aumenta a menor voltaje. La hoja de datos Vol / Iol indica esto para un Vcc y temp especificados. (nom / max)

Las cargas capacitivas afectan los tiempos de subida. Cuando el retardo de propagación se acerca al tiempo de subida, las reflexiones de las impedancias no coincidentes en las entradas se vuelven esenciales, pero para retardos de propagación más cortos, la capacitancia solo afecta el tiempo de subida.

Cuando los tiempos de subida son rápidos, la impedancia de carga no coincidente tiende a provocar un sobreimpulso que los diodos ESD pueden sujetar si es excesivo, pero una mejor práctica es tratar de utilizar el ancho y los espacios de traza para que el plano gnd coincida, lo que proporciona una Baja impedancia en el rango de 50 ohmios. Las calculadoras para microstrip y stripline ayudan en el diseño de trazas, cuando esto se vuelve más crítico a velocidades de reloj más altas con la familia 74ALCxxx, como los dispositivos ARM y la lógica de cola.

Hay mucho más en esto, pero al menos esto te da una idea de cómo está diseñado MOBO y la lógica CMOS moderna. Cada compuerta CMOS como FET tiene una C no lineal donde la transferencia de carga para Q ocurre en el umbral de conmutación. Esto, a su vez, provoca un pico de corriente y es el motivo de la disipación de potencia dinámica. (f vs Pd)

Los pullup / downs pueden ser agrupados a una resistencia compartida de 10k (no crítica) para propósitos de prueba para entradas no utilizadas.

Design for Testability (DFT) es un aspecto importante, al igual que EMC (compatibilidad) y la potencia y la integridad de la señal.