No coinciden los resistores de escalera R-2R

Navega tus respuestas
0

Todavía estoy tratando de entender qué tipo de errores se producen en la escalera R2R dependiendo de la cantidad de desajuste de resistencia en relación con los demás. Por ejemplo, si tiene una falta de coincidencia del 12% en el MSB de un ADC de 8 bits, creo que tendría un error de ganancia ya que la resistencia total no sería igual a R y, por lo tanto, el amplificador inversor no estaría equilibrado. También creo que habría comportamientos no monotónicos y errores de DNL. Por otro lado, creo que tendrías DNL y obtendrías un error incluso con el menor desajuste (como 0.2%) en la resistencia MSB pero no tendrías un comportamiento no monotónico.

Por otra parte, si tiene un error en las resistencias inferiores como, por ejemplo, LSB (+3) en un DAC de 8 bits, tendría errores tanto de DNL como de INL con la más mínima falta de coincidencia, como por ejemplo (0.2% de falta de coincidencia). ) y solo tendría un comportamiento no monotónico si el desajuste es mayor que una cierta cantidad (por ejemplo, 12%).

¿Puede alguien verificar si mis suposiciones son correctas?

    
pregunta suyol854

2 respuestas

1

Lo primero que debe hacer es escribir una función de la configuración, como

$$ F (R_1, R_2, R_3, ... R_N) = .... $$

Luego, debe calcular las derivadas parciales de cada elemento y multiplicar por el valor de tolerancia de resistencia:

$$ \ dfrac {\ partial F} {\ partial R_n} \ cdot R_ {nTolerance} $$

Entonces, un límite de error confiable sería:

$$ E = \ bigg [\ lvert \ dfrac {\ parcial F} {\ parcial R_1} \ cdot R_ {1Tolerancia} \ rvert + \ lvert \ dfrac {\ parcial F} {\ parcial R_2} \ cdot R_ {2Tolerancia} \ rvert + \ lvert \ dfrac {\ parcial F} {\ parcial R_3} \ cdot R_ {3Tolerancia} \ rvert + .... + \ lvert \ dfrac {\ parcial F} {\ parcial R_N} \ cdot R_ {NTolerance} \ rvert \ bigg] $$

    
respondido por el Marko Buršič
0

Así que tienes un R-2R-4R-8R-16R .... DAC, y el MSB R es 12% bajo o 12% alto.

Si el valor es 12% bajo, la corriente será 12% alta. Ahora continúa tu razonamiento sobre INL y DNL. Me gusta cómo te estás acercando a esto. Ahora da el siguiente paso.

Tal vez dibuje un boceto de la corriente de salida y dibuje los errores de código resultantes a medida que avanza el algoritmo de aproximación sucesiva.

    
respondido por el analogsystemsrf

Lea otras preguntas en las etiquetas

Desconexión de baja tasa de carga de BMS de LiFePO4 Cargar batería de 14.8V con voltaje de 19V