Medición de la fluctuación de fase en el enlace en serie de alta velocidad - La media de la fluctuación aleatoria no es 0

Navega tus respuestas
0

Ayer hice algunas mediciones de jitter de mi enlace serial de alta velocidad. Ahora estoy analizando las fuentes de jitter, y descubrí que mi jitter aleatorio a menudo no es alrededor de cero, la mayoría del tiempo alrededor de -1 .. -0.5ps.

¿Cuál es la razón de una media no 0 del jitter aleatorio? Lasimágenesmuestranunagráficadeljitteraleatorio/periódicoyeljittertotal.Elalcancenopuedeproporcionarunagráficaseparadaparalafluctuacióndefasealeatoriaylafluctuacióndefaseperiódica,perolasegundadebesersimilaraunafuncióndualdedirac,tansimétricaalrededorde0.Entonces,¿porquémiRJPJnoesalrededorde0?

ElTJesunaconvolucióndeRJPJconDatadependendJitter(DDJ).DDJescausadoporunPRBS-7.

Editar:Estoymidiendoeltransceptordiferencialdeunfpga,conectadopordoscablesemparejadossesgados.Nohayasimetría"conocida" en mi medida. Si esto fuera una asimetría estática, cada medición habría sido un RJ igual, creo. Tengo una señal NRZ de 16 Gbit / s, los cables tienen una capacidad nominal de hasta 18Ghz, los conectores en la placa 12GHz.

    
pregunta Franz Forstmayr

1 respuesta

1

Una media distinta de cero implica que su reloj de sincronización tiene un error de desplazamiento de fase constante. de alguna fuente (error de cálculo? error del mezclador?)

El cambio de borde de bits puede ser causado por muchas cosas:

  • Cambio de bits dependiente del patrón, asimetría f / BW ratio
  • Desplazamiento de fase no lineal o retardo de grupo no plano en la banda de paso del canal
  • asimetría en el patrón de datos
  • alias en el sistema de medición con velocidad de datos
  • los ecos de la longitud de la trayectoria de la pérdida de retorno.
  • sesgo lógico en el retraso del apoyo
  • ruido no sinusoidal o no aleatorio en el reloj PS
  • etc.

¿Puede explicar los parámetros del sistema y las variables de prueba?

Puede informar sobre cuáles fueron relevantes o qué elementos puede controlar cambiando cada variable y creando un presupuesto de jitter para cada fuente con el fin de mejorar la BER o la tasa de bits.

    
respondido por el Tony EE rocketscientist

Lea otras preguntas en las etiquetas

modo de pin de digispark input_pullup lectura baja en el pin 1 ¿Por qué aparece "[Synth 8-5788] Registrarse en el módulo tiene tanto Establecer como restablecer con la misma prioridad" ADVERTENCIA en vivado y cómo resolverlo?