Estoy tratando de entender cómo funciona un circuito de recepción DDR. Estoy leyendo la hoja de datos de la familia MachXO2, página 22:
Lo que no entiendo es esto: hay algunos flip-flops etiquetados D y algunos etiquetados D / L. ¿Qué diferencia intenta indicar el documento al etiquetar algunos de ellos D y otros D / L?
En la página siguiente (2-19), tienen un diagrama similar, y el texto describe el FF cuya salida está etiquetada como Q0 por lo tanto:
En el modo SDR, D0 alimenta uno de los flip-flops que luego alimenta la salida. El flip-flop se puede configurar como un registro de tipo D o latch.
Así que inferiría que, en general, la etiqueta "D / L" denota un FF tan configurable.