He estado intentando buscar una celda SRAM de 3 puertos (2 lecturas y 1 escritura) en todas partes, pero no puedo encontrar nada al respecto. ¿Alguien sabe de alguna fuente en la que pueda ver cómo se puede implementar uno mediante puertas lógicas o esquemas de nivel de transistor?