Data Strobe en la memoria DDR

0

En la memoria DDR3 hay una señal llamada DQS sobre la que tengo varias preguntas.

  1. ¿Para qué se abrevia DQS? especialmente Q
  2. ¿Cuál es el propósito de la luz estroboscópica de datos en DRAM y por qué no usar un reloj simple?
  3. ¿DQS en el chip DRAM es una salida o una entrada que proviene del controlador de memoria?
  4. ¿Cuál es la relación de DQS a CLK, direcciones y señales de control? En la correspondencia de longitud de las señales DDR, encontré que el tiempo de vuelo de "CLK + Dirección + Ctrl señales" no está relacionado con el tiempo de vuelo de Data Lane. como esto es posible ¿Significa que no están relacionados?

Explicación

Micron TN4605 explica la necesidad de Data Strobe:

  

En un sistema puramente síncrono, la salida y la captura de datos se refieren a un reloj común del sistema que se ejecuta libremente. Sin embargo, la velocidad máxima de datos para tal   El sistema se alcanza cuando la suma del tiempo de acceso de salida y el tiempo de vuelo se aproximan al tiempo de bit (el recíproco de la velocidad de datos). Aunque la generación de relojes retrasados para el inicio temprano de los datos y / o la captura tardía de los datos permitirá una mayor velocidad de datos, estas técnicas no tienen en cuenta el hecho de que la ventana válida de datos (o el ojo de los datos) se mueve en relación con cualquier señal de reloj fija, debido a cambios En temperatura, voltaje o carga. Entonces, para permitir   para velocidades de datos aún más altas, se agregaron señales estroboscópicas de datos a los dispositivos DDR.

Pero no entiendo la explicación de la velocidad de datos máxima para un sistema puramente síncrono

    
pregunta pazel1374

1 respuesta

1
  1. La Q es solo una notación antigua. Las señales de datos se llaman DQ y la luz estroboscópica de datos es DQS

  2. El estroboscopio de datos es la señal de reloj para las líneas de datos. Cada byte de datos tiene su propia luz estroboscópica

  3. Es señal bidireccional. Se transmite por el mismo componente que las señales de datos. Por el controlador de memoria en escritura y por la memoria en los comandos de lectura.

  4. Las señales de control y dirección son unidireccionales y están sincronizadas con la señal CLK. DQS corre a la misma velocidad que CLK pero no están sincronizados.

Imaginemos que el tiempo de vuelo para todas las señales es 1ns.

Situación con un solo mensaje transmitido por el controlador:

-Durante la escritura no hay problema. Las señales de datos se pueden sincronizar con la señal CLK y todo está bien. Si los trazados coinciden en la longitud, puede usar tolerancias de tiempo más ajustadas que la hora de vuelo.

-Durante la lectura hay un problema. El controlador primero debe transmitir el reloj a la memoria, donde llega 1 ns más tarde. Luego, la memoria envía bits de datos al controlador y esto toma otro nanosegundo. Hay 2 ns sesgados, lo que limita la velocidad de transmisión.

Cuando el mismo componente que envía los datos envía el reloj, todo está sincronizado. Los datos se pueden transmitir incluso más rápido de lo que es el tiempo de vuelo

    
respondido por el TemeV

Lea otras preguntas en las etiquetas