En la memoria DDR3 hay una señal llamada DQS sobre la que tengo varias preguntas.
- ¿Para qué se abrevia DQS? especialmente Q
- ¿Cuál es el propósito de la luz estroboscópica de datos en DRAM y por qué no usar un reloj simple?
- ¿DQS en el chip DRAM es una salida o una entrada que proviene del controlador de memoria?
- ¿Cuál es la relación de DQS a CLK, direcciones y señales de control? En la correspondencia de longitud de las señales DDR, encontré que el tiempo de vuelo de "CLK + Dirección + Ctrl señales" no está relacionado con el tiempo de vuelo de Data Lane. como esto es posible ¿Significa que no están relacionados?
Explicación
Micron TN4605 explica la necesidad de Data Strobe:
En un sistema puramente síncrono, la salida y la captura de datos se refieren a un reloj común del sistema que se ejecuta libremente. Sin embargo, la velocidad máxima de datos para tal El sistema se alcanza cuando la suma del tiempo de acceso de salida y el tiempo de vuelo se aproximan al tiempo de bit (el recíproco de la velocidad de datos). Aunque la generación de relojes retrasados para el inicio temprano de los datos y / o la captura tardía de los datos permitirá una mayor velocidad de datos, estas técnicas no tienen en cuenta el hecho de que la ventana válida de datos (o el ojo de los datos) se mueve en relación con cualquier señal de reloj fija, debido a cambios En temperatura, voltaje o carga. Entonces, para permitir para velocidades de datos aún más altas, se agregaron señales estroboscópicas de datos a los dispositivos DDR.
Pero no entiendo la explicación de la velocidad de datos máxima para un sistema puramente síncrono