Estoy tratando de depurar algunos problemas en un circuito antiguo (principios de los 90 es antiguo, ¿no es así?) y noté algo en al menos dos tablas de verdad de chips diferentes, y pensé que preguntaría aquí ..
En las hojas de datos 74LS74 (Flip-Flop con disparo de borde positivo) y 74LS374 (Latch con disparo de borde), hay tablas de verdad, que muestran en resumen cómo se enclavan las entradas de datos cuando la entrada de CLK aumenta.
La tabla de verdad muestra el estado de las salidas cuando el CLK está bajo.
Sin embargo, al observar este viejo diseño, parece que los diseñadores originales mantienen el CLK alto; no baja No hay nada en la tabla de la verdad y ninguna mención (que he encontrado) en las hojas de datos sobre qué esperar cuando el CLK se mantiene alto. (¿Es seguro asumirlo, ya que NO es un flanco ascendente, las salidas ya están bloqueadas y se mantendrán, como si el CLK fuera bajo?
Editar para agregar, por comentario: estaba buscando copias de las hojas de TI para los dos chips anteriores. Una de las fichas obtuve la hoja de otro proveedor, y me di cuenta de que era solo una copia palabra por palabra de la hoja de Ti que tenía, con un formato diferente.