Error al intentar utilizar Verilog desde VHDL en Lattice Radiant

0

Estoy tratando de usar una IP generada con el Catálogo de IP en Radiant, que solo estaba disponible como Verilog, de mi entidad de nivel superior VHDL. Lo uso así:

ebr_inst : ebr port map(....

La entidad Verilog comienza así:

module ebr (clk_i, clk_en_i, wr_en_i, wr_data_i, addr_i, rd_data_o);

Pero cuando intento sintetizarlo, aparece este error:

ERROR - w:/projects/ice40serialtest/source/top.vhd(71):
ebr is not a component. VHDL-1235

Puedo usar otras entidades VHDL en mi proyecto sin ningún problema. Este es el proyecto completo: enlace

    
pregunta Frank Buss

1 respuesta

1

Encontré el problema: usé ebr_inst : ebr . Si lo escribe así, debe declarar el componente. Pero si escribe ebr_inst : entity ebr , la declaración del componente ebr no es necesaria.

    
respondido por el Frank Buss

Lea otras preguntas en las etiquetas