Cómo obtener la misma cantidad de ciclos de reloj antes de ISR en un AVR

Una opción sería tener dos disparadores, el primero hace que el código salte a un bucle esperando que la señal se apague y luego vuelva a subir. Tan pronto como la señal vuelva a ser alta, comience a sincronizar los datos.

Algo como:

while(PINREG & (1<<PORTBIT)); //wait for low
while(!(PINREG & (1<<PORTBIT))); //wait for next high
//Clock in your data here...

En ese código, los dos bucles while deberían simplificarse para bifurcarse cuando el bit en el registro se establece (o borra), lo que significa que cada 2 ciclos de reloj verificará el bit de activación, y una vez que se encuentre el segundo borde, comenzar con una latencia predecible.

Sin embargo, la latencia sería de +/- 1 ciclo dependiendo de dónde ocurrió el flanco ascendente en relación con el reloj, pero este sería el caso en todos los escenarios, ya que las señales pasan por un reloj sincronizado en la cadena de E / S.

Si su tasa de símbolo de datos es menor que ~ F_CPU / 4, entonces una pequeña variación en la latencia de lo anterior no debería ser un problema. Más rápido que eso, y probablemente no podría procesar nada; no hay tiempo para hacer nada con los datos a medida que los registra.

Tal vez pueda marcar la disponibilidad para aceptar una interrupción desde su código. Esto luego registra un flip flop tipo D y si la entrada D estaba configurada (lo que significa una interrupción pendiente), la salida del tipo D se convierte en el borde de interrupción "nuevo". Todo depende de tu habilidad para marcar la preparación.

Creo que puedes girar en un bucle infinito RJMP esperando la interrupción. RJMP siempre toma 2 ciclos, por lo que debería tener menos de 2 ciclos de jitter entre el cambio de pin y la entrada al ISR.

Para salir del bucle RJMP, el ISR puede sacar la dirección de retorno de la pila y luego saltar al siguiente estado. También puede usar el temporizador para generar una interrupción para salir del bucle RJMP.