¿Por qué para un bajo consumo de energía el ancho de NMOS se toma igual que la longitud de la función y el Ancho de PMOS se toma como 2.5 veces el ancho de NMOS? por ejemplo, para el tamaño de la característica 180n ancho de NMOS 180n y ancho de PMOS 450n. ¿Hay alguna ecuación matemática que apoye este concepto?
Las diferencias de ancho surgen de la diferencia en la movilidad de los electrones y los orificios, siendo los agujeros un factor de ~ 2.2 más lento que los electrones.
\ $ \ frac {W} {L} \ mu_e = \ frac {W} {L} \ mu_h \ $
Haber equilibrado \ $ g_m \ $ en el PMOS y NMOS dará tiempos de subida y bajada simétricos. Lo cual no es una condición necesaria para la baja potencia como usted lo indica. El diseño de baja potencia surge a través de otros mecanismos.
La mayor parte del tiempo el MOS complementario (CMOS), es decir, los circuitos construidos con MOSFET de canal P y canal N, no se realiza.
El consumo de energía es principalmente durante el cambio de un estado a otro. Los MOSFET de canal N o bien usarán menos energía para cambiar, o cambiarán más rápido que los MOSFET de canal P para geometría similar. (El PMOS es 'más lento' que el NMOS, porque los 'agujeros' son más lentos que los electrones)
Podría esperar que el área de PMOS sea más grande porque NMOS funciona mucho mejor. Aumentar el área de un MOSFET reducirá su resistencia de activación, y supongo que, indirectamente, mejorará el tiempo de conmutación de las siguientes puertas CMOS.
Por lo tanto, esperaría que los MOSFET se fabriquen de tal manera que el tiempo de conmutación de los dos MOSFET complementarios se acerque más entre sí. Esto podría lograrse haciendo el MOSFET de canal n más pequeño o el MOSFET de canal P más grande.
Sin embargo, no esperaría que la diferencia fuera tan grande. Eso es un factor de más de 6.
Lea otras preguntas en las etiquetas transistors power voltage integrated-circuit mosfet