A continuación se muestran los circuitos que incluyen una puerta NOR de 2 entradas, una puerta OR de 2 entradas con 2 entradas invertidas y finalmente una puerta AND.
A través de la experimentación, medí el retraso de propagación de cada puerta lógica:
y - 14ns, NOR - 4ns, NO - 8ns, O - 12ns,
¿Cómo estimo el retraso total de propagación del circuito anterior? ¿Simplemente sumo todos los tiempos de la puerta lógica? Aquí está mi solución:
4ns + 8ns + 12ns + 14ns = 38ns
¿Esto es correcto?
2 entradas O puerta con 2 entradas invertidas: (O) 12 ns + (NO) 8 ns
NOR: 4ns
Estos dos son paralelos, por lo que debe tener en cuenta el retraso más largo, por lo que 12 + 8 = 20 ns hasta que la señal llegue a AND.
Luego puedes agregar AND (14 ns) en serie. Por lo tanto, el retraso global es de 20 + 14 = 34 ns.
En la lógica de 74HC, el NOR es un 74HC02, la puerta con 2 entradas invertidas (un DeMorgan OR) es un 74HC00 NAND, el AND es un 74HC08, y todos tienen retrasos de propagación en el peor de los casos (tpHL o tpLH) de 18ns con Vcc = 4.5V y una temperatura ambiente de 25C.
Como ya se mencionó, el NOR y el NAND están en paralelo, por lo que tomaría el retraso de prop más largo del par y lo agregaría al retardo de prop de AND para el retardo total de cualquier transición de entrada a cualquier transición de salida .
En este caso, sería 18ns + 18ns = 36ns.
Si miras la tabla de verdad, por lo que puedo decir, lo que tienes es una puerta NOR y eso es todo. Si A o B son 1, entonces C = 0, entonces le pregunto por qué no considera que el circuito se reinicie y, por lo tanto, el retardo de propagación es el de una única puerta NOR, es decir, 4ns.
No ha dicho que este es un ejercicio sin sentido, así que asumo que es preferible una mejor solución (= más rápida).
Lea otras preguntas en las etiquetas delay