¿Cómo hacer que mi Deo-nano funcione en 100Hz con reloj interno?

Navega tus respuestas
0

Busqué en muchos sitios web para disminuir la frecuencia del FPGA, pero toda la codificación que encontré me dejó con "ningún reloj definido en diseño verilog" y uno de los códigos es así: 

// generate 100 Hz from 50 MHz
reg [17:0] count_reg = 0;
reg out_100hz = 0;

always @(posedge clk_50mhz or posedge rst_50mhz) begin
if (rst_50mhz) begin
    count_reg <= 0;
    out_100hz <= 0;
end else begin
    if (count_reg < 249999) begin
        count_reg <= count_reg + 1;
    end else begin
        count_reg <= 0;
        out_100hz <= ~out_100hz;
    end
  end
end

pero no pude simular el resultado y obtener la forma de onda, ¿alguien tiene una solución para esto? ¿Tengo que configurar el reloj en el Quartus II ver 13.0? Lo siento, pero soy nuevo en esta programación de verilog.

    
pregunta Vincent Ng

2 respuestas

1

Necesita conectar el indicador de clk_50mhz al oscilador interno del dispositivo FPGA que está utilizando. Normalmente, el proveedor le proporcionará herramientas convenientes con las que puede hacer esto y generará el código apropiado.

En su caso, podría ser, por ejemplo, la herramienta "Quartus Prime Lite Edition" y el documento "Quartus Prime Standard Edition, volumen 1: Diseño y síntesis" en el capítulo "Editor de propiedades de recursos" probablemente te ayude.

    
respondido por el staringlizard
1

El código que tienes no es un módulo adecuado. Si el código no es un extracto, busca cómo convertirlo en un módulo adecuado.

Suponiendo que tiene un módulo adecuado y que puede compilarse con éxito, debe proporcionar todas las entradas (incluido el reloj) para la simulación. Puede hacerlo utilizando el Editor de Ondas de Modelsim o creando un "banco de pruebas". Un banco de pruebas es otro archivo de Verilog que envuelve el módulo que se está probando para que pueda suministrar todas las entradas.

Para este simple contador, puede usar el Editor de Ondas de Modelsim para configurar el estímulo de entrada para que pueda comenzar fácilmente. Después de la compilación, inicie el simulador, aparecerá una ventana de Wave. Ahora puede modificar las entradas con el simulo que desee.

A largo plazo, querrá aprender a usar testbench si va a diseñar y simular algo complicado (casi por definición, cualquier cosa que necesite un FPGA).

Hay tutoriales o ejemplos específicamente para el DE0-nano, es posible que desee revisar uno de ellos.

    
respondido por el rioraxe

Lea otras preguntas en las etiquetas

¿Qué significan estas especificaciones de batería? Uso de múltiples DAC