Contador de flanco ascendente o descendente

No importa

Suponga que está diseñando un contador de hasta 1 bit Count_Pos De modo que cada ciclo de reloj positivo agregará 1 a lo que esté almacenado en su registro de conteo.

Y otro contador idéntico Count_Neg que agregará 1 a lo que esté almacenado en su registro de conteo cada ciclo de reloj negativo

Ambos contadores tienen una parte de circuito combinatorio y una parte de circuito secuencial; De tal manera que en el borde positivo o negativo, la parte secuencial captura la salida de la parte combinatoria y la almacena. Cuando está realizando una minimización booleana utilizando K-map, está hablando de minimizar la parte combinatoria del circuito que realiza la operación de suma y no la parte que almacena la salida de esta operación.

Para un ejemplo, estos son dos contadores de hasta 1 bit sintetizados. He usado Yosys para sintetizarlos

module Count_Pos(RST,CLK,OUT);
  input RST,CLK;
  output reg OUT;

  always @ (posedge CLK) begin
    if(RST) OUT<=0;
    else OUT<=OUT+1;
  end
endmodule // COUNTER

El circuito después de la síntesis

Yelotromóduloes

moduleCount_Neg(RST,CLK,OUT);inputRST,CLK;outputregOUT;always@(negedgeCLK)beginif(RST)OUT<=0;elseOUT<=OUT+1;endendmodule//COUNTER

Puede ver que la herramienta de síntesis reemplaza el D-Flip flop [_DFF_P_] activado por flanco positivo por un flanco negativo [_DFF_N_] manteniendo la misma parte del circuito combinatorio [que es una puerta NOR simple]

Así que siempre que diseñes un contador o cualquier otra máquina de estado. Está utilizando K-map para minimizar la parte combinatoria del circuito.

Absolutamente no. Es su elección en qué borde desea que funcione la lógica.