¿Cuál es la penalidad por usar vias?

Navega tus respuestas
0

¿Cuál es la penalización por el uso de vías en el diseño de PCB con respecto a la impedancia, capacitancia y EMI?

Para hacer la pregunta más específica: Supongamos que la PCB se usará para una computadora de 8 bits con Vcc a 5 V. ¿Es seguro tener una línea de reloj (~ 4 MHz) a través de 5 vías en comparación con ninguna vía en absoluto?

    
pregunta jack-xtal

2 respuestas

2

En esta frecuencia, como varias personas dijeron en los comentarios, 5 vías no es un problema.

El problema podría ser:

  • la impedancia no coincidente entre la salida del reloj y las entradas conectadas a la línea del reloj. Para esto, puede usar una resistencia en serie de aproximadamente 50-100 ohmios lo más cerca posible de la fuente del reloj;
  • demasiado alto fan-out. Debe asegurarse de que la señal del reloj no se sobrecargue en ninguna circunstancia, lo que hace que su forma se deteriore y, por lo tanto, se produzca un mal funcionamiento del reloj o falsos positivos. Señal de reloj de búfer dentro del circuito;
  • tipo de salida para el reloj. Elegiría tener un chip HC o HCU que genere el reloj para garantizar que la señal sea casi riel a riel (en contraste con la lógica TTL que podría ser de 0,4 V a 3 V).

Parece que tu pregunta es causada por un problema de orden superior, y dices

  

Mi preocupación es que recibo tableros inestables y tengo que rehacerlos nuevamente.

y la señal del reloj, mientras que la más vital para el circuito, puede no ser la causa de la inestabilidad. Una pequeña infracción de tiempo de las líneas de lectura, escritura, memoria o solicitud de E / S relacionadas entre sí o con respecto al reloj puede causar un mal funcionamiento. Ejemplo: Estaba lidiando con un mal funcionamiento del i8255, y resultó que / CS debería eliminarse después de que / RD o / WR se desactivaran. Desactivar / CS con señal de lectura / escritura hace que el chip no cierre los datos correctamente.

    
respondido por el Anonymous
0

Si puedo ser un poco estricto (4Mhz no es realmente tan importante) en este asunto. A menos que todas las otras trazas lleven frecuencias más altas, no tendría una señal de "alta energía" como esta pasando por 5 vias. Ese no es un buen diseño. Pruebe y priorice las señales que contienen la mayor cantidad de energía para que tengan un mejor seguimiento de su destino.

Por supuesto, si el diseño es definitivo y si las vías son suficientes en tamaño y la placa tiene un diseño "normal" sin propiedades extraordinarias, entonces no hay problema con tener el diseño tal como está. Funcionará.

    
respondido por el staringlizard

Lea otras preguntas en las etiquetas

Superposición de bordes de reloj y datos en diseños de máquinas de estados múltiples ¿Puede el SN54LS47 BCD en el controlador de pantalla de 7 segmentos consumir la corriente de una pantalla de 7 segmentos completa?