DDR3 tiene terminación integrada (en el troquel) para las líneas de datos, y terminación Vtt para otras líneas. Por lo tanto, no todas las líneas requieren resistencias de terminación externas. Encontrará que varios estándares IO de alta velocidad tienen terminación integrada, ya que esto evita los parásitos, el espacio extra y el enrutamiento adicional de la terminación discreta "regular".
Le sugiero que lea this Altera DDR3 terminación & las directrices de diseño documentan , así como este artículo de Wikipedia: terminación en el dado y esta presentación en DDR3 / DDR3L / DDR4 .
La terminación DDR3 es un tema muy complicado, ya que diferentes bits de la interfaz tienen diferentes situaciones de terminación, así como una terminación en el dado que también puede ser dinámica (la configuración del registro puede modificar el valor de la terminación en el dado). Para comprender mejor los matices, es probable que desee ver varias hojas de datos de controladores y DRAM DDR3 y diseños de referencia.
Finalmente, consulte TIDEP0012 para ver un ejemplo de un diseño de referencia DDR3 que no usa la terminación Vtt.
Para resumir, DDR3 es un caso especial cuando se trata de diseños digitales "convencionales" de alta velocidad, debido a las características integradas que facilitan su uso. El libro de Ritchey es bueno, también sugeriría leer los textos de Howard Johnson y Henry Ott para obtener más consideraciones de diseño digital de alta velocidad. Además, sin mirar los esquemas, es difícil entender completamente el circuito en cuestión. La última vez que lo comprobé, el Raspi 3 todavía estaba cerrado por hardware. ¿Tienes un esquema? Tendrá un mejor tiempo para diseñar circuitos leyendo la hoja de datos y observando los diseños de referencia que intentando inferir diseños de hardware cerrado.