Por lo general, extraer un FSM es la solución a este problema. Sin embargo, mi pregunta aquí es su implementación. Pensé en dos formas, pero no estoy seguro de si eran correctas.
-
FSM típico, tabla de verdad para estados actuales, estados siguientes y salida de 1 bit. Desarrolle la función lógica para cada salida e implemente la función lógica con y puertas y etc.
-
5 flipflops consecutivos se conectan a un solo mux como su señal de control. Cada etapa contribuye 1 bits al control. Hasta que la señal de control de estos flip-flops coincida con el patrón requerido, seleccione y envíe la salida 1.
¿Cuál es la forma correcta ya que la mayoría de las veces veo que la gente usa el primer método?
¿Cuál es el mejor método para diseñar un detector de secuencia para un flujo de varios bits? Por ejemplo: 10110