¿Por qué Vin debería estar por encima de Vout por un Vbe en LDO usando NPN?

0

Esta es una descripción de LDO en Simulaciones de especias en modo de conmutación y diseños prácticos de Christophe Basso.

Me pregunto si hay algún error aquí. El autor dijo que para el regulador lineal que usa un transistor de paso NPN, Vin debe estar por encima de Vout por un Vbe, al menos. No entiendo porque Creo que podría significar que la tensión de base debería ser Vbe por encima de Vout. ¿Alguien puede explicar?

  

La Figura 1-2 muestra finalmente cómo se podría mejorar nuestro convertidor resistivo, digamos para la sección de 5 V. El amplificador de error se produce a través de una fuente de voltaje controlada por voltaje (primitiva E) y presenta una ganancia de 10k (u 80 dB). Una de sus entradas recibe la referencia de voltaje, mientras que la otra, la entrada inversora, está sesgada por una porción del voltaje de salida. Este es en realidad un regulador lineal, sin embargo, limitado en el rango de voltaje de entrada ya que Vin debe estar por encima de Vout por un Vbe, al menos, para garantizar una unidad adecuada para Q1. Si Vout   está por debajo del objetivo (5 V en nuestro ejemplo), la salida E1 aumenta y refuerza la corriente de polarización Q1: Vout sube. Por otro lado, supongamos que la carga se ha reducido repentinamente, por lo tanto, Vout supera los 5 V. Gracias a E1, la corriente de polarización Q1 se va   hacia abajo, reduciendo la tensión de salida hasta que se cumpla la regulación nuevamente.

    
pregunta anhnha

2 respuestas

1

Es absolutamente correcto que Vbase esté por encima de Vout por Vbe.

Creo que el punto del autor es que Vbase es suministrado por el amplificador de error, y que el amplificador de error es alimentado por Vin, por lo tanto, Vin debe ser al menos tan alto como Vbase (Vout + Vbe) para que el circuito trabajo.

Acabo de comenzar a leer este libro y no puedo dejar de notar una clara falta de rigor en el tratamiento de los temas que he examinado, como explicitar este punto. Todavía creo que es un libro útil, siempre que lo trate como una guía y no como una referencia autorizada.

    
respondido por el Brian Drummond
1

La explicación es correcta para el esquema dado, sin embargo, si se usó un PNP o Pch FET, esta reducción puede reducirse. Las LDO bipolares típicas necesitan una caída de 1 a 2.5V debido a la salida NPN y al voltaje de polarización por encima de la salida, dependiendo de la corriente de carga.

Mientras que los LDO de Pch pueden tener una caída de V en un rango de xx mV, según If * Rdson

    
respondido por el Tony EE rocketscientist