temporización SPI de 25LC1024

Navega tus respuestas
0

Estoy usando un chip EEPROM de microchip, es doc da la lectura / escritura tiempo como sigue:

Estoyunpococonfundido.DelaFIGURA1-2,creoqueleerálosdatosenelbordeascendentedeSCK.PerodelaFIGURA1-3,solodauntiempode"retención" (t13) desde el flanco descendente, y el valor mínimo de \ $ t_ {10} \ $ es 50ns, el valor máximo de \ $ t_ {13} \ $ es 50 ns, por lo que no es seguro para el maestro leer datos en el borde ascendente. ¡Así que creo que el maestro debería leer mejor los datos en el borde de la caída! Entonces esto estará en conflicto con el tiempo de lectura.

    
pregunta diverger

2 respuestas

1

Luego, asegúrese de que la velocidad del reloj sea un poco menor a 20MHz. De esa manera, el tiempo de reloj bajo \ $ t_ {10} \ $ es más largo que el "Salida válida desde el reloj bajo" \ $ t_ {13} \ $, lo que hará que el bit sea válido durante el flanco ascendente del reloj.

    
respondido por el ratchet freak
1

Creo que estás leyendo mal la hoja de datos.

T13 se describe como "Salida válida desde reloj" y es el caso más desfavorable de 50ns (3.3v VCC).

Para mí, esto significa que el dispositivo está sincronizado en el borde negativo y se garantiza que los datos se han establecido en 50 ns. El maestro puede entonces registrar los datos en el siguiente borde positivo. El reloj podría alargarse indefinidamente y los datos permanecerían.

Es común con las interfaces SPI que el esclavo registre los datos en un lado del reloj y que el maestro bloquee los datos en el otro. Esto proporciona aproximadamente el 50% del período de reloj para la tolerancia de sesgo.

    
respondido por el Kevin White

Lea otras preguntas en las etiquetas

Calcular una expresión matemática usando la mitad y los sumadores completos Clasificación de contacto de relé (alimentación de CC) a diferentes voltajes de CC [duplicado]