El diagrama de circuitos corregidos tiene este aspecto
simular este circuito : esquema creado usando CircuitLab
Para el amplificador CE \ $ R_L \ $ > > \ $ R_C \ $ ¿Sabes por qué?
Los \ $ Q_2 \ $ en el espejo actual necesitan algo de "espacio para la cabeza" (\ $ Q_2 \ $ no puede estar saturado). Asumí 1V de un espacio libre.
Por lo tanto, \ $ Q_2 \ $ el voltaje base debe estar alrededor de \ $ 1.7 \ textrm {V} \ $. Y \ $ R_1 \ $ y \ $ R_2 \ $ divisor de voltaje hacen exactamente eso. La corriente del divisor de voltaje debe ser al menos diez veces mayor que la corriente de base. Lo que no es el caso aquí.
Para obtener el máximo cambio de voltaje, decidí elegir el valor \ $ V_ {Rc} \ $ como:
$$ V_ {Rc} = \ frac {(V_ {CC} - V_E)} {2} = \ frac {10 \ textrm {V} - 1 \ textrm {V}} {2} = 4.5 \ textrm {V} $$
Entonces, si \ $ R_C = 1 \ textrm {k} \ Omega \ $ tenemos:
$$ I_C = \ frac {4.5 \ textrm {V}} {1 \ textrm {k} \ Omega} = 4.5 \ textrm {mA} $$
\ $ R_3 \ $ la resistencia desvía el espejo actual y necesitamos \ $ 4.5 \ textrm {mA} \ $.
$$ R_3 = \ frac {10 \ textrm {V} - 0.7 \ textrm {V}} {4.5 \ textrm {mA}} = 2 \ textrm {k} \ Omega $$
Ahora podemos elegir los valores de las resistencias divisoras de voltaje.
Dado que \ $ I_C = 4.5 \ textrm {mA} \ $ y el \ $ \ beta_ {min} = 100 \ $ decido elegir los valores de resistencia de esta manera.
$$ R_2 = \ frac {V_B} {5 \ cdot I_B} = \ frac {1.7V} {5 \ cdot \ frac {4.5 \ textrm {mA}} {100}} = 7.5 \ textrm {k} \ Omega $$
$$ R_1 = \ frac {V_ {CC} - V_B} {6 \ cdot I_B} = \ frac {8.3V} {6 \ cdot \ frac {4.5 \ textrm {mA}} {100}} = 30 \ textrm {k} \ Omega $$
También, como puede ver, agrego \ $ C_E \ $ capacitor para aumentar la ganancia.
Sin este condensador adicional, la ganancia de voltaje es muy baja. ¿Por qué?
"La ganancia de la etapa CE es \ $ \ Large \ frac {R_C || R_L} {r_ {e1} + r_ {o2}} \ $ where \ $ r_ {o2} \ $ is \ $ Q_2 \ $ output" resistencia "vista desde \ $ Q_2 \ $ colector a \ $ Q_2 \ $. Y de porque esta ganancia es pequeña. La "resistencia" \ $ r_ {o2} \ $ es grande, por lo que la ganancia de voltaje de la etapa será muy pequeña.
Al agregar \ $ C_E \ $ capacitor, estamos evitando (derivar) esta gran resistencia de salida con una muy pequeña reactancia capacitiva \ $ X_C \ $.
$$ A_v = - \ frac {R_C || R_L || r_ {o1}} {r_ {e1}} \ cdot \ frac {\ beta} {\ beta + 1} $$
Y ahora puedes jugar con este circuito en tu programa de simulador de circuitos.
¿Ves alguna ventaja de esta topología?