Sé el propósito y la función de la lógica de activación, como un flip flop, en ciertas condiciones de reloj. Sin embargo, lo que no he podido entender es en realidad cómo funcionan estos "desencadenantes". Estaba pensando que tal vez para hacer esto solo Y la entrada con el reloj, pero no creo que este sea el camino correcto.
Eche un vistazo a un diagrama del tipo más simple de flip-flop desencadenado por el borde, D Flip-flop . Es básicamente un SR Latch con un inversor adicional, de modo que S y R son siempre estados complementarios, así como una entrada de señal de reloj.
Lo que lo hace activado por flanco es que cuando la señal del reloj es baja, el estado de la salida no cambiará. Solo cuando la señal de reloj es alta, el cambio de estado se propaga a la salida. Puede considerar que la entrada del reloj es una entrada de "habilitación", ya que funciona como un pestillo SR (aunque un tipo con una sola entrada) cuando el reloj está alto.
Si hay datos en espera en la entrada mientras la señal del reloj es baja, el estado solo cambiará una vez que el reloj se ponga en alto, por lo que decimos que el cambio se produce en la transición de bajo a alto, o el flanco ascendente.
Ya que hiciste una pregunta muy amplia, aquí hay una respuesta ampliamente amplia.
Los flip-flops activados por flanco son una clase especial de máquina de estados asíncrona (lógica combinatoria con retroalimentación) que se han diseñado específicamente para que sus salidas cambien de estado solo en un borde particular (ascendente o descendente) de uno de las entradas, que se designan como entrada de "reloj".
El diseño de los ASM en general es demasiado amplio para entrar aquí. Es mucho más complicado que el diseño de máquinas de estado síncronas basadas en FF activadas por el borde.
Lea otras preguntas en las etiquetas digital-logic clock