Es necesario que la suma total en el peor de los casos de alteraciones de voltaje sea MÁS PEQUEÑA que el margen de ruido de la familia lógica.
Observé a un tipo usar una herramienta de software automática de ubicación y ruta, para implementar una tarjeta de expansión TTL IO. Las trazas de señal fueron mínimas; Pregunté por
el GND (solo tenía 1/16 de pulgada de ancho), y el diseñador de lógica / PCB se lo dijo
no había habido problemas usando 1/16 de pulgada en el pasado.
Por supuesto, la inductancia 10mA / 10nS * 1uH (1 metro de traza en el aire) produce
10mA / 10nS * 1uH = 1mA / nS * 1uH = 10 ^ + 6 amp / s * 1 - ^ - 6 Henries, o UN VOLT molesto.
Un par de años más tarde, el tipo de lógica / PCB que murió en un accidente aéreo, me dieron
una llamada telefónica relacionada con restablecimientos ocasionales espurios del combo MCU / IOexpander.
Simplemente dije "Oh, sí. Conozco esa placa. Reemplace la cadena de margarita GND con un plano GND".
No escuché nada más sobre los reinicios espurios.
Para estimar la inductancia, uso 1nanoHenry per MilliMeter. Más bien precisa para cables cortos; aprox. 50% de altura para longitudes de 1 metro de cables delgados.
Esto funciona para cables y rastros en el aire (no hay ningún plano dentro de al menos el diámetro del cable). Es evidente que twinleads y twistedpairs tendrán errores.
Si el cable / trazo está sobre un plano, reduzca la inductancia en 10: 1. Por supuesto, este 10: 1 depende de relaciones tales como el espesor del trazo (o el diámetro del alambre) a la distancia sobre el plano.
Observe que cualquier pieza de metal puede ser un plano a cierta distancia. Así VDD o GND o
solo las carreras GND anchas o las carreras VDD anchas (o una tapa de bypass grande) pueden servir como un "plano" para cierta distancia.