Cómo conectar el oscilador de cristal 4MHZ para obtener 16MHZ

No, conectándolos en serie o en paralelo no obtendrás una mayor frecuencia.

Lo que estás buscando es un Phase Locked Loop o PLL. Aquí hay un diagrama de bloques:

Unosciladorcontroladoporvoltaje(VCO)generalafrecuenciadesalida.Estaseñalsedivideyluegosecomparaconlafrecuenciadeentradaeneldetectordefase.Silasdosfrecuenciasnosonlasmismas,seajustalafrecuenciadesalida.Estoseconocecomounbuclederetroalimentación:serealimentalafrecuenciadesalidaparaajustarlo.

Eldivisorpreviolepermitemultiplicarlafrecuenciadeentradaconunnúmerodepuntoflotante.Porejemplo,cuandoquieremultiplicarpor2.5=5/2,primerodividelafrecuenciadeentradapor2yluegomultiplicapor5.

HayICdisponiblesquetienenimplementadounPLL,como LM565 . En la página 10 de la hoja de datos se da un circuito de aplicación típico para un multiplicador de × 10:

Al cambiar el divisor de voltaje (el IC externo) puede hacer que sea un multiplicador × 4.

La implementación de un PLL costará algo de esfuerzo y espacio. Considere la compra de un nuevo cristal.

Conectar osciladores de cristal en serie o en paralelo no te dará una frecuencia más alta.

Dado que 16 MHz es una frecuencia de cristal común , los cristales de 16 MHz tienen un costo relativamente bajo, por lo que es probablemente más sencillo en este caso, para comprar un nuevo cristal de 16 MHz.

Hay casos en los que no es posible obtener un cristal de la frecuencia deseada - a veces la frecuencia exacta que desea no es una frecuencia "común" y, por lo tanto, los cristales a esa frecuencia exacta son caros y largos "tiempo de entrega" frecuencia personalizada cristales "; o quizás desee una frecuencia superior a 50 MHz: los cristales fundamentales son difíciles o imposibles de fabricar a frecuencias tan altas.

Para obtener una frecuencia deseada cuando no puedes obtener un cristal fundamental en esa frecuencia, hay 7 enfoques populares:

• Conduzca un cristal "común" en uno de sus modos de armónicos , que ocurren cerca de múltiplos impares de su fundamental frecuencia de resonancia. Dicho circuito de oscilador de "sobretono" incluye un filtro LC para seleccionar solo el armónico deseado.
• Conduzca un cristal "común" en el circuito normal normal del oscilador. Luego conecte la salida del oscilador a la entrada de un multiplicador de frecuencia . (Un rectificador de onda completa se usa a veces para hacer un doblador de frecuencia).
• Cree un oscilador sin un cristal e intente sintonizarlo manualmente para que se ejecute a la frecuencia deseada.
• Cree un oscilador sin un cristal y use un sintetizador fraccional-N (un tipo de fase (PLL de bucle bloqueado) para sintonizarlo automáticamente a una frecuencia en una proporción N / M por la frecuencia de un cristal separado en un circuito de oscilador fundamental normal.
• Cree un oscilador sin un cristal, y use un sintetizador de N entero (una especie de PLL de bucle bloqueado en fase) para sintonizarlo automáticamente a una frecuencia en algún entero múltiple N veces la frecuencia de un cristal separado en un fundamental normal circuito oscilador.
• Conduzca un cristal "común" en el circuito normal normal del oscilador. Luego, use algún tipo de divisor de frecuencia para generar una frecuencia de aproximadamente 1 / N veces la frecuencia del cristal.
• Conduzca un cristal "común" en el circuito normal normal del oscilador. Luego use algún tipo de enlace para generar una frecuencia en alguna relación N / M por la frecuencia del cristal.

Un enfoque que puede funcionar razonablemente bien en algunos contextos para duplicar una señal de reloj de onda cuadrada limpia es XOR la señal de reloj con una versión ligeramente retrasada de sí misma. Si, por ejemplo, uno comienza con una señal de onda cuadrada que es 120us high y 130us low (nominalmente cuadrada, pero en realidad está un poco apagada), y usa un retraso de 50us, uno terminará con una onda que, durante cada intervalo de 250us. sería alto para 50us, bajo para 70, alto para 50, bajo para 80. No es exactamente una señal limpia de 8MHz, pero es lo suficientemente bueno para muchos propósitos. Si todo el tiempo se produce en el flanco ascendente del reloj (como es bastante común), la duración de la demora no importará, siempre que sea al menos igual al tiempo máximo mínimo requerido, y siempre que se agregue al tiempo mínimo mínimo requerido el resultado no excede el tiempo alto o bajo más corto en la señal original.

El enfoque mencionado anteriormente es bastante bueno para duplicar la frecuencia de una señal de reloj de onda cuadrada limpia y simétrica. Tal señal, emitirá una salida limpia pero algo no simétrica. El intento de poner la salida de un circuito de este tipo a través de otro generalmente producirá una salida que probablemente tenga un aspecto significativo de "putt putt [pausa] putt putt [pausa]".

Si uno quiere hacer algo más del doble de una frecuencia, puede ser posible usar múltiples retardos junto con una puerta XOR de múltiples entradas o una secuencia en cascada de la misma, de modo que cada borde de la señal de entrada genere una secuencia rápida de pulsos. Por ejemplo, si uno comenzara con una onda de 4MHz y quisiera 32Mhz, podría hacer que cada flanco nominal de 125 n en la señal original genere una secuencia de cuatro impulsos cada 30 ns y 30 ns. La salida no sería muy suave o uniforme, pero habría exactamente ocho pulsos en cada intervalo de 250 ns.

Tales circuitos "putt-putt-wait" producen una salida que no es tan limpia como la de un PLL, pero tienen una ventaja significativa: cuando se inicia un PLL, puede tomar cientos de microsegundos estabilizarse antes de su La salida es utilizable. Por el contrario, la salida de un circuito de espera de putt putt puede utilizarse dentro de un microsegundo de cuando se inicia. En consecuencia, tales circuitos pueden ser muy útiles en los casos en que es necesario realizar una secuencia rápida de operaciones cada vez que cambia una entrada y no hay otro reloj en marcha. Si se usa un PLL que se inicia con frecuencia, se ejecuta brevemente y se detiene, se podría desperdiciar más energía esperando que se estabilice en cada inicio, de lo que se gastaría en la ejecución real antes de que el PLL se apague de nuevo. Por el contrario, un sistema putt-putt-wait podría ser razonablemente eficiente, incluso si se ejecutó durante menos de una docena de ciclos después de cada activación.