Un bucle de bloqueo de fase no hace lo que crees que hace. No ayuda.
Supongo que es necesario que la demora sea precisa tanto en el borde anterior como en el posterior ...
Usar un micro como un PIC es la respuesta fácil pero, si no puede enfrentar la programación (esto no es una excavación en los PIC, ¡Olin tome nota!), entonces puede usar un garaje lleno de chanclas tipo D .
Funciona así: ingresa su entrada TTL en un 74AC74 ( puede obtener dispositivos octales pero no recuerdo el número) y alimenta una onda cuadrada de 1MHz al reloj. La salida del tipo d alimenta la entrada del siguiente tipo d, y así sucesivamente. Unos diez mil d tipos más tarde, puede obtener una salida demorada de 10 milisegundos: conservará la misma forma en el tiempo pero se alineará con el límite del reloj 1usec, es decir, con una precisión / resolución de 1usec.
Si desea reducir la demora de 10 ms, gire el reloj hasta 10 MHz y la demora se reducirá a aproximadamente 1 milisegundo. No puedo recordar cuál es el límite en los dispositivos 74ACxx, pero con 100MHz demoraría 100usecs. ¡Algo en el fondo de mi mente me recuerda que 80MHz es el límite de reloj en los dispositivos de CA!
Puede usar un reloj de 100 kHz, entonces solo se necesitarán mil tipos de d y tendrá una precisión / resolución de tiempo de 10usegs.
Creo que usaría un PIC o similar