De las restricciones de tiempo de instalación y retención que se deben cumplir para obtener una salida estable, ¿cuál es fundamental para estimar la frecuencia de reloj máxima de un circuito?
De las restricciones de tiempo de instalación y retención que se deben cumplir para obtener una salida estable, ¿cuál es fundamental para estimar la frecuencia de reloj máxima de un circuito?
El tiempo de configuración limita la frecuencia más rápida (período más corto) para el reloj. El tiempo de espera debe cumplirse para que funcione correctamente, y cualquier búfer o demora adicional para asegurar que se cumpla el tiempo de espera puede hacer que el circuito disminuya por debajo de lo que estimaría del tiempo de configuración. Más allá de esta simple regla de oro, el límite de frecuencia superior depende de los detalles del circuito, y una vez que determine la ruta crítica, puede encontrar formas de mejorar el diseño cambiando la topología (por ejemplo, ponga algo en paralelo, divida la lógica combinacional a través de más) más de un flop en la cadena, como en la canalización si la latencia agregada está bien).
Otra forma de pensar sobre esto: - El tiempo de configuración se relaciona con el comportamiento de un borde del reloj al siguiente y el retraso de los datos para un cambio lanzado en un borde que se establece antes del siguiente borde del reloj. Si tiene una infracción de tiempo de configuración, puede reducir la frecuencia del reloj y el circuito funcionará correctamente (suponiendo que el árbol del reloj esté razonablemente bien equilibrado, consulte el comentario de Tut a continuación). - El tiempo de espera puede relacionarse con el comportamiento incluso en un solo borde del reloj, en el caso de que un cambio de datos en un flop se propague a otro flop lo suficientemente rápido como para violar el tiempo de espera en el siguiente flop. Cuando esto sucede, el siguiente flop retiene los datos incorrectos (los nuevos datos en lugar de los antiguos). Reducir la velocidad del reloj no ayudará a una infracción de tiempo de espera. Para solucionarlo, debe agregar un retraso en la ruta de los datos infractores.
La respuesta a esa pregunta es simple: ambas. Si violas cualquiera de los dos, estás en problemas. Y el solo uso de estos dos no permitirá una estimación confiable de la frecuencia máxima de reloj. También necesita, como mínimo, tener en cuenta el retardo de propagación desde el cambio de borde de reloj a salida. Además, y esto es crítico, necesita dar tiempo para la propagación de los retrasos combinatorios. Dado que este es casi siempre mayor que el tiempo de espera de entrada, generalmente puede ignorar el tiempo de espera, excepto en el caso impar de que no pueda.
Lea otras preguntas en las etiquetas timing constraints setup