Interrumpir en el microprocesador 8085

Cuando llega una interrupción en la línea INTR, el 8085 hace que la línea \ $ \ small \ overline {\ text {INTA}} \ $ sea baja durante dos ciclos. Esto se suele utilizar para habilitar un búfer de tres estados como el 74LS244, por lo que se puede colocar una instrucción RST en el bus de datos.

La entrada del búfer está cableada para generar una instrucción RST específica (si solo hay una interrupción de este tipo en el sistema, por ejemplo, RST 5 sería 0xEF), o más típicamente conectada a un codificador de prioridad (como un 74LS148) ) que genera un número 0-7 en sus tres líneas de salida, que a su vez se utilizan para generar un RST único para cada interrupción.

El código de operación de una instrucción RST se codifica como:

       1   1   I5  I4  I3   1   1   1

donde los 1 corresponden a las líneas cableadas a + 5V arriba, e I5 I4 I3 corresponden a las tres líneas del codificador.

Tenga en cuenta que cuando I5, I4 e I3 = 5, se genera la misma instrucción 0xEF que antes.

También es posible poner una instrucción CALL en el bus, pero eso toma varios ciclos.

El mismo mecanismo que utiliza cualquier otro dispositivo de memoria o periférico: cuando la CPU lo solicita, coloca su código de 8 bits en el bus de datos. En este caso, es el reconocimiento de interrupción el que señala la lectura como lectura de la instrucción del vector de interrupción.