Cuando solo se usa un reloj en PCIe y supongamos que el reloj está conectado al dispositivo A. Cómo transfiere los datos el dispositivo B al dispositivo A. El dispositivo B no tiene una fuente de reloj.
Cuando solo se usa un reloj en PCIe y supongamos que el reloj está conectado al dispositivo A. Cómo transfiere los datos el dispositivo B al dispositivo A. El dispositivo B no tiene una fuente de reloj.
En el caso de PCIe, hay un reloj de referencia de 100MHz distribuido a cada dispositivo, incluido el nodo raíz (generalmente en la CPU).
Debido a que cada raíz, conmutador y punto final comparten el mismo reloj de referencia, pueden usar PLL para multiplicar la frecuencia hasta la velocidad de reloj requerida (1.25GHz para Gen 1, 2.5GHz para Gen 2 y 4GHz para Gen 3) .
Cada dispositivo también contendrá la lógica del transceptor que deserializa los datos entrantes, utilizando alguna forma de alineación de fase que dará cuenta de las pequeñas diferencias en la fase de cada línea de datos en relación con el reloj y entre sí. Luego hay una alineación de palabras que garantiza que el bit correcto esté en el lugar correcto en el flujo de datos paralelos recuperados.
Los protocolos serie de alta velocidad como PCIe, SATA, Ethernet 10G, USB 3, etc., utilizan métodos similares para comunicarse sin tener necesariamente fuentes de reloj compartidas. La técnica involucra códigos de línea en el lado de transmisión para incrustar información de tiempo junto con los datos transmitidos, facilitando que el receptor recupere los datos con éxito. Naturalmente, ambos extremos requerirán relojes de referencia de algún tipo, pero los receptores están diseñados para lidiar con cierta cantidad de desplazamiento de frecuencia entre los dos relojes. Generalmente esta compensación se lleva a cabo con un bucle bloqueado en fase y un VCO o un bucle bloqueado por retardo.
Consulte enlace y enlace para más detalles sobre cómo funciona esto.