Active low vs active High reset en CPLD

Question

#1 de dave_59 (3 votos)

0

Estoy usando el CPLD de la serie CoolRunner-II de Xilinx y programando la lógica programable por primera vez.

Tengo que usar algunos de los flip-flops con reinicio asíncrono.

Me pregunto cuál es la diferencia entre un restablecimiento activo bajo y un restablecimiento activo alto en términos de implementación.

verilog programmable-logic

pregunta Steve

1 respuesta

Lea otras preguntas en las etiquetas verilog programmable-logic

score 3 · Accepted Answer

Hay dos razones principales para una baja activa

Se puede implementar un restablecimiento de flip-flop bajo activo con un transistor menos que activo alto.
Al encenderse, es más fácil mantener el restablecimiento a un nivel de voltaje 0, mientras que si el restablecimiento fuera activo alto, el sistema sería inestable hasta que el restablecimiento cruce el umbral para obtener un '1'.