Hay dos relojes de la misma frecuencia, pero uno tiene un cambio de fase. Entonces tenemos dos relojes, uno adelantado y otro retrasado. ¿Cómo podemos determinar qué reloj ha llegado primero?
Una forma sería usar otro reloj más rápido en el diseño para probar estos dos relojes y tomar una decisión.
¿Hay alguna forma más sencilla de lograr esto en RTL?
Bloquee el reloj A en el borde ascendente del reloj B. Si el resultado es alto, entonces A llegó primero.
Por supuesto, esto es asumiendo que tiene cero configuraciones y tiempos de espera en las entradas de datos de sus latches o que sabe que el cambio de fase siempre será de cierta magnitud. En el mundo real, con pequeños cambios de fase, es mucho más difícil estar seguro.
Un detector de fase o comparador de fase es un elemento esencial del PLL de bucle bloqueado de fase: enlace . La señal de salida del comparador de fase se filtra luego con un filtro de paso bajo y luego controla un oscilador controlado por voltaje (VCO). Puede usar solo la primera parte del PLL IC