¿Es una tarea difícil diseñar el controlador SDR SDRAM? [cerrado]

Una descripción muy cruda de SDR SDRAM es aquí . De hecho, hay muy poca diferencia entre la memoria anterior de velocidad de datos única y la memoria moderna de velocidad de datos doble en términos de control.

SDRAM es una molestia simplemente porque tiene que escribir un controlador que tiene que manejar el acceso a la memoria en términos de secuenciar los comandos de lectura y escritura, actualizar la memoria, el control de los diversos direccionamientos de fila / columna y los comandos de precarga. agregando las latencias correctas en las líneas de control, y así sucesivamente.

Esto contrasta con la SRAM, donde en muchos casos todo lo que hace es simplemente configurar las líneas de dirección y alternar una línea para leer / escribir los datos.

Proporcione las velocidades de datos más bajas de SDR (100MHz frente a DDR3 / 4 moderno que son 800MHz +), la implementación y prueba de un controlador SDRAM se hace algo más simple en cuanto a que la capa física de las cosas está simplificada. varias DLL y entrenamiento de enlace que se necesita para las velocidades ultrarrápidas de DDR3 / 4.

Sin embargo, todavía es probable que sea una tarea tediosa, y que, dada la abundancia de núcleos de IP de controladores SDRAM perfectamente compatibles y, en algunos casos, libres, hay muy poco que ganar al hacerlo usted mismo.

No, no está tan mal. La mayoría de las hojas de datos de micron e intersil contienen diagramas de estado que se podrían usar para diseñar un controlador si desea rodar su propio controlador.

Sé que quartis tiene un controlador para que SDRAM se integre en su sistema QSYS, también generan automáticamente un banco de pruebas para modelsim.

Recuerdo vagamente haber visto archivos HDL en el sitio de micrones para su SDRAM. Opencores tiene un controlador SDRAM de 16 bits que puede ver y utilizar como ejemplo de lo que sea su implementación.