Una explicación de la lógica de CMOS

0

Al tratar de entender la lógica de CMOS en Wikipedia para la clase, encontré este párrafo que no puedo comprender de la dualidad de CMOS:

"Una característica importante de un circuito CMOS es la dualidad que existe entre sus transistores PMOS y los transistores NMOS. Se crea un circuito CMOS para permitir que exista una ruta desde la salida hasta la fuente de alimentación o tierra. Para lograr esto , el conjunto de todos los caminos a la fuente de voltaje debe ser el complemento del conjunto de todos los caminos a tierra. Esto se puede lograr fácilmente definiendo uno en términos del NO del otro. Debido a la lógica basada en las leyes de De Morgan, el Los transistores PMOS en paralelo tienen transistores NMOS correspondientes en serie, mientras que los transistores PMOS en serie tienen transistores NMOS correspondientes en paralelo ".

Específicamente, ¿qué significa que "Todas las rutas a la fuente de voltaje deben ser el complemento de aquellas al suelo"?

¿Y cómo se logra esto definiendo uno en términos del NO del otro?

Cualquier explicación sería muy apreciada, y si puede proporcionar un ejemplo simple de esto, incluso mejor.

    
pregunta qwersjc

2 respuestas

2

En realidad es bastante simple, y se basa en dos requisitos:

  1. Cada nodo en la ruta de la señal debe estar conectado a Vcc o GND, para estar en el nivel lógico 1 o 0 respectivamente;

  2. Nunca debe existir una ruta conductiva entre Vcc y GND, de lo contrario, cortará el suministro y comenzará a drenar mucha corriente y posiblemente quemará algunas partes aquí y allá.

Por lo tanto, debe asegurarse de que si la red de pull-up está conduciendo, el pull-down no lo está. Por lo tanto, su función lógica debe ser la opuesta.

    
respondido por el clabacchio
2

Podría ser más fácil ver esto con un ejemplo. Echemos un vistazo a las compuertas CD4001 / CD4011 que son NOR o NAND respectivamente. Aquí está el esquema interno de una sola puerta NOR y una sola puerta NAND de la hoja de datos :

Puedeignorarloscuatrotransistoresqueformanelbúferparalasalida:

Ahora, para la puerta NOR, puede ver que hay dos MOSFET de canal P en serie para aumentar la salida (entrada de búfer) cuando ambas entradas son bajas. Hay dos MOSFET de canal N en paralelo para reducir la salida (entrada de búfer) cuando la entrada cualquiera es alta.

Losdosconjuntosdetransistoresnuncaseactivanalavez,porloqueeldrenajedecorrienteessolounafugaencondicionesestáticasysiemprehayunabajaimpedanciayaqueunouotrodelostransistoresdecanalNestánactivados,oambosdelostransistoresdecanalPestánactivados.

LasituaciónseinvierteparalapuertaNAND(elesquemainferior)condostransistoresdecanalPenparaleloydostransistoresdecanalNenserie.

    
respondido por el Spehro Pefhany

Lea otras preguntas en las etiquetas