Evaluar expresiones lógicas con un par de puertas NAND

0

Estoy tratando de implementar una forma inteligente de hacer la corrección de errores de 4 bits con la corrección clásica de 3 bits de paridad y tal.

Estoy limitado por el número de puertas lógicas que puedo usar, pero estoy tratando de implementar la siguiente expresión lógica

OUT = AB (~ C) + A (~ B) C + (~ A) BC + ABC

Tengo acceso a A, B, C, ~ A, ~ B, ~ C, (A + B), (A + B + C), ~ (AB), ~ (BC) desde otras partes del circuito. También tengo exactamente un inversor y 4 compuertas NAND (2 entradas por compuerta) de repuesto. ¿Es posible implementar la función lógica anterior?

(Estoy usando ~ como NO lógico)

He perdido el tiempo con los mapas de De Morgan y Karnaugh, pero no ayudan mucho cuando se trata de restricciones específicas de puertas como estas.

ACTUALIZACIÓN: He liberado 1 inversor adicional y 1 NAND adicional, para un total de 2 inversores y 5 NAND.

    
pregunta ejang

2 respuestas

2

Creo que esta es una solución, después de jugar un poco con la expresión.

simular este circuito : esquema creado usando CircuitLab

Derivación:

$$ AB \ overline {C} + A \ overline {B} C + \ overline {A} BC + ABC $$ $$ = AB (C + \ overline {C}) + A \ overline {B} C + \ overline {A} BC $$ $$ = AB + A \ overline {B} C + \ overline {A} BC $$ $$ = AB + C \ cdot (A \ overline {B} + \ overline {A} B) $$ $$ = \ overline {\ overline {AB} \ cdot \ overline {C \ cdot (A \ overline {B} + \ overline {A} B)}} $$ $$ = \ overline {\ overline {AB} \ cdot \ overline {C \ cdot (A + B) \ cdot \ overline {AB}}} $$ Convirtiendo el NAND de 3 entradas en 2 NAND de 2 entradas y un inversor: $$ = \ overline {\ overline {AB} \ cdot \ overline {C \ cdot \ overline {\ overline {(A + B) \ cdot \ overline {AB}}}}} $$

    
respondido por el Justin
2

Siguiendo con @Dave Tweed, podemos simplificar la expresión lógica a

OUT = AB + BC + AC

Volver a usar DeMorgan es equivalente a:

OUT = (AB)'' + (BC)'' + (AC)
OUT = ((AB)' (BC)')' + (AC)

Tal como está, se puede convertir fácilmente en un circuito lógico que utiliza puertas NAND de 2 entradas

simular este circuito : esquema creado usando CircuitLab

    
respondido por el Shabab

Lea otras preguntas en las etiquetas