Patrones de prueba para probar receptores de trans de alta velocidad de fpga [cerrado]

0

Sé que podemos generar todos los patrones posibles utilizando secuencias LFSR, pero esto desperdiciará memoria, ya que tendremos que almacenar patrones para realizar la comprobación de errores y almacenar todos de 0 a 2 ^ (n-1) requerirá una gran memoria. Entonces, en lugar de eso, quiero algunos patrones de prueba específicos en los que mi trans receptor estará defectuoso. Entonces, ¿hay algún patrón de prueba específico en el que den error?

    
pregunta Akhil Singh

1 respuesta

4

No tienes que almacenar toda la secuencia. Es posible devolver un patrón de PRBS a un registro de desplazamiento de realimentación lineal configurado correctamente y obtener un flujo de bits en la salida que indica errores de bit. Cuando se hace con LFSR 'desenrollados', esto es bastante eficiente. Consulte enlace para obtener un código que implemente un generador de PRBS y un comprobador de PRBS, ambos verificados para trabajar en un Virtex Ultrascale FPGA a 25 Gbps. Además, los transceptores de alta velocidad en FPGA generalmente contendrán generadores y verificadores PRBS en lógica difícil para probar enlaces. Debería ser posible colocar los transceptores en el modo adecuado y leer los contadores de errores a través de una combinación de líneas de control y puertos de configuración.

En cuanto a los casos de esquina para probar su receptor, lo mejor que puedo recomendar es simplemente generar y verificar un PRBS, especialmente sin tener más conocimiento de su diseño.

    
respondido por el alex.forencich

Lea otras preguntas en las etiquetas