Estoy intentando conectar un chip ADC con mi FPGA. El ADC está en una tabla de ruptura que encaja muy bien en mi placa de pruebas (espacio de pines de .1 "). La entrada del reloj de mi FPGA a la tarjeta de ruptura es de 12.5 MHz. También tengo otra señal de reloj que entra en una patilla a 3 clavijas de distancia está en ~ 1.5 MHz. Tengo dos preguntas:
- ¿Funcionará la señal de 12,5 MHz en una placa base estándar?
- ¿Interferirán las dos señales de reloj?
Todo el cableado se realiza desde la placa de desarrollo FPGA a la placa de pruebas con cables de puente de ~ 3 ".
¿Hay algo más que pueda salir mal?
