Cualquier flip flop tipo D tiene una especificación para un ancho de pulso de reloj mínimo. Por ejemplo, el 74LVC374 tiene un tiempo típico de 1.5ns para Vcc = 3V.
¿Pero qué puede pasar con el flip flop si se aplica un pulso más corto a la entrada del reloj? ¿El flip flop simplemente lo ignorará y se mantendrá en su último estado? ¿O existe la posibilidad de un estado metaestable en este caso, para que la salida no sea baja ni alta?
Depende de qué tan corto sea el pulso.
Si es extremadamente corto, la puerta de transmisión o el elemento de triple estado que otorga acceso al pestillo maestro no tendrá tiempo de activarse correctamente, por lo que la celda de bits mantendrá su valor original y no ocurrirá nada.
El otro caso de falla debido al ancho de pulso mínimo es el caso en el que el elemento directo tiene tiempo para encenderse. Pero en cambio, el ciclo de retroalimentación en la celda de bits no tiene tiempo para establecerse, y será metaestable. Entonces, en este caso, la salida irá a un valor aleatorio después de un período de tiempo indeterminado.
Una tercera situación; aunque no necesariamente de falla, es cuando el pulso es lo suficientemente largo para completar el bucle de retroalimentación, y lo suficientemente largo para que el bucle de retroalimentación casi se establezca. Sin embargo, debido a que la entrada se corta hacia el final, habrá una mayor demora de clk- > out; ya que tardará más en asentarse que con un pulso de reloj más largo. Esto no es necesariamente un error a menos que la siguiente etapa de la lógica no tenga suficiente holgura para compensar el retraso adicional.
Lea otras preguntas en las etiquetas digital-logic flipflop datasheet metastability