¿Por qué la salida de los espejos actuales es desigual?

0

Hice una simulación LTspice de un espejo de pmos actual. La fuente actual debe modelar un fotodiodo (sin capacidad parasitaria). La relación W / L es la misma para ambos Mosfets. Esperaba que la gráfica de la corriente de salida (roja) fuera la misma que la corriente de entrada (azul). Pensé que aumentaría de manera lineal a medida que la corriente de entrada (el barrido es lineal). Ahora veo que la corriente de salida es logarítmica (ver gráfico: curva roja). ¿Alguien puede explicar esta diferencia?

    
pregunta Max

3 respuestas

4

Su fuente de alimentación es de solo 1 voltio, por lo que está operando los mosfets en la parte lineal de su característica. Intente aumentar el suministro a unos 10 voltios.

    
respondido por el Andy aka
1
  

¿Puede alguien explicar esta diferencia?

¿Qué sucede si aumentas V1 para que te guste 10v?

    
respondido por el dannyf
0

Incluso con voltajes más altos en el "espejo de corriente", un FET está conectado a diodo y no experimentará el voltaje completo, mientras que el otro FET siempre tiene voltaje completo en Drain_Source.

    
respondido por el analogsystemsrf

Lea otras preguntas en las etiquetas