He etiquetado los transistores Q, R, S, T, U, V, W, X .
Supongamos A = 1, B = 1 .
Q estará abierto .
R se cerrará .
S estará abierto .
W se cerrará .
No estoy seguro acerca de T . Dado que S está abierto, eso significa que T recibe una entrada 0 , y como no es un transistor, en cambio será ¿cerrado? De la entrada de W , creo que U está abierto , y V está cerrado. Entonces no hay una ruta directa de salida Vcc a X , por lo que creo que la salida es 0 . ¿Esto es correcto?
Olvídate de la entrada A, si B = 1, el transistor etiquetado con X se convierte en un menú desplegable, lo que fuerza un 0 en U y en V. U luego se levanta, y tu salida se vuelve 1 .
Para ilustrar, considere el mismo esquema con los transistores reemplazados por interruptores. Puedes ver que, cuando B = 1, la entrada A no entra en juego.
Entonces, todos juntos forman una puerta OR con entradas ~ A y B,
es decir, X = ~ A ⊕ B
por lo tanto, si A = 1 y B = 1, la salida será 1.
Si estás acostumbrado a leer esquemas, la solución más rápida es ver qué señal B hace al transistor X:
La señal B = 1 enciende el transistor X. Por lo tanto, ...
la entrada a los transistores U y V será 0 ("bajo"), y ...
U y V invierten este cero, ...
haciendo que la señal X (salida) sea "alta".
Si le gusta un método más formal y desea obtener una descripción de todo el circuito para cualquier configuración de sus señales de entrada A y B, puede identificar los bloques lógicos individuales en el circuito:
LostransistoresQyRsonuninversorparalaseñalA.
LostransistoresS,T,WyXsonunapuertaNORparalasseñalesNO(A)yB.
LostransistoresUyVsonotroinversoryconviertenlacompuertaNORenunacompuertaOR.Porlotanto,lasalidaesX=NO(A)OB.
Nota:Unabuenareglapararecordar:construyaunNORhaciendoparaleloalosFETdecanalNyconectandolosFETdecanalPenserie.CreeunaNANDconectandolosFETdecanalNenserieylosFETdecanalPenparalelo.Esto,yalgunasecuacionesbooleanas,sonlaclavepara"cualquier cosa CMOS".
En cuanto a su pregunta principal sobre el estado de las salidas, la respuesta de Blair le dice todo lo que necesita.
En cuanto a sus suposiciones, creo que cometió algunos errores:
Dado que R está cerrado , S y W tendrán 0 en el entrada. Por lo tanto, S se cerrará y W se abrirá .
La entrada de T no tiene nada que ver con el estado de S . En lugar recibe directamente la entrada del circuito B.
Lea otras preguntas en las etiquetas transistors digital-logic circuit-analysis