Me encontré con este circuito como parte del diagrama de la placa del kit de evaluación Spartan 6 601 de Xilinx:
El IC de la mano izquierda es un 88E1111 (por cierto, cuya hoja de datos es increíblemente difícil de obtener), las líneas requieren una impedancia diferencial de 100 ohmios, lo que explica las resistencias de 47 ohmios (¿por qué no 49.9 resistencias de tolerancia al 1% que he visto? en el mismo escenario en otros tableros?).
Creo que entiendo lo que está sucediendo: se supone que el centro del divisor de voltaje se encuentra en cero, pero si las líneas de diferencia no están invertidas al 100% entre sí, por ejemplo, durante una transición de bajo a alto, entonces el centro El divisor no será cero y la tapa suavizará ese cambio. ¿Es esto correcto? Y si es así, ¿el filtrado RC no afecta las líneas de transmisión y las tarifas en sí mismas?
Además, ¿qué tipos de voltajes hay en estas líneas? 47 ohm no es muy grande, entonces ¿no habrá un flujo de corriente a través de las resistencias, en el orden de mA? Pensándolo bien, la corriente probablemente no sea muy significativa.