Síntesis de frecuencia de RF: ¿a qué nivel de potencia puedo ir razonablemente?

1

Soy un estudiante universitario que trabaja en la interfaz analógica para un satélite cúbico desarrollado por estudiantes. Después de ver las opciones, decidí usar los microcircuitos CML CMX994 para el receptor y el CMX998 para el transmisor.

Elegí el 994 para el RX porque es un receptor de conversión directa, por lo que no tengo que preocuparme por los filtros de cristal o SAW externos para la selectividad (son bastante difíciles de encontrar en pequeñas cantidades para las frecuencias I ' Estar interesado en). El consumo de energía basado en la hoja de datos parece razonable, a menos de 200 mW en modo de baja potencia. Elegí el 998 para el TX por razones similares: hace una predistorsión de bucle cerrado para linealizar el PA que diseñé, lo que me impide hacer mi propia configuración de predistorsión digital complicada.

Ahora necesito decidir cómo voy a hacer la síntesis de frecuencia. El 994 tiene un sintetizador de frecuencia integrado, el 998 no. El 994 tiene una salida de búfer para alimentar al 998, pero eso solo funciona para sistemas semidúplex. Estoy haciendo una configuración dúplex completa (435 MHz RX, 144 MHz TX), por lo que necesito un sintetizador de frecuencia separado para el TX.

No estoy muy preocupado por la eficiencia del TX LO. Cuando transmito, estoy bombeando aproximadamente 3,6 vatios en el amplificador de potencia (según mis sims de ADS, será de aproximadamente 2W de salida en ~ 55% PAE). Por lo tanto, si utilizo un chip de generación de reloj como el LMX2571, el consumo de energía adicional (100 mW) al lado del PA es bastante insignificante.

Estoy más preocupado por la eficiencia energética del RX LO, que estará funcionando todo el tiempo. Mis opciones para generar el RX LO son:

  1. Use el PLL a bordo del 994 y diseñe un circuito de tanque para su VCO. Esto debería tomar alrededor de 70 mW o menos.
  2. Use un sintetizador de frecuencia de baja potencia disponible con un VCO integrado como LMX2571 de TI. Esto tomaría aproximadamente 100 mW, pero evito tener que diseñar un circuito de tanque sintonizado con varactor para el VCO del 994 y potencialmente obtener un reloj más limpio.
  3. Use un PLL sin un VCO externo y diseñe un VCO de bajo consumo desde cero. Hay algunos PLL de RF extremadamente bajos por ahí, pero naturalmente no incluyen el VCO.

Entonces, mi pregunta es básicamente esta: si me dedico de 2 a 3 días a diseñar un VCO de banda muy estrecha, ¿puedo esperar razonablemente que la mejora de la eficiencia energética sea suficiente para que la opción # 3 sea mejor que la opción # 1 ? Mis requisitos de frecuencia para el VCO son bastante flojos, solo necesito un rango de sintonización de 20 MHz centrado en 870 MHz.

Me imagino que si puedo reducir el consumo de LO para el receptor a 50 mW o menos, valdrá la pena. Como el amplificador de búfer LO para el 994 toma 5 mA cuando se usa un reloj externo, esto significa que el PLL + VCO juntos debería consumir menos de aproximadamente 30 mW, es decir: consumo de 9 mA a 3.3 V, o menos.

Dado que solo tengo una educación de pregrado (me graduaré en unos pocos meses), y el acceso a herramientas de diseño como ADS y Genesys, es algo que podría hacer razonablemente, o debería enfocar mi atención en otra parte ?

¡Gracias por tu ayuda!

    
pregunta Peter

0 respuestas

Lea otras preguntas en las etiquetas