Estaba buscando la solución para una tarea publicada aquí:
y noté que para 1.1, no incluía la latencia del archivo de registro para la parte de reescritura. Sé que después del último Mux, el procesador debe escribir el resultado de este Mux de nuevo en el archivo de Registro según lo especificado por el registro de destino Rd.
Revisé algunas fuentes más en línea y todas están haciendo lo mismo, no solo para AGREGAR, sino también para la instrucción LW. ¿Por qué no se incluye en el cálculo del tiempo del ciclo del reloj?