Independientemente de la maldad relativa de los relojes de puerta en los FPGA, mi entendimiento era que uno debería sincronizar la señal de habilitación con el reloj que se está sincronizando mediante una cadena de flip-flop.
Sin embargo, mientras estudiaba la documentación para el dispositivo MAX10, me topé con la siguiente sección: Señales de activación del reloj donde las figuras 5 y 6 parecen indicar que no parece necesaria ninguna sincronización.
¿Echo de menos algo?