Tengo una pregunta sobre el diseño de circuitos digitales. Esta es la situación. Tengo un tren de pulso. La longitud del tren de impulsos no es fija. Así que el uso de un contador está fuera de discusión. Necesito conducir una señal alta en el primer flanco ascendente del tren de impulsos y debo mantenerla alta tanto como lo desee. Y también debo poder conducirlo bajo cuando lo desee. ¿Cómo puedo diseñar un circuito digital para hacer esto? Gracias de antemano!
¿Cómo retener una señal alta en el primer flanco ascendente de un tren de pulsos?
1
pregunta Programmer Dude
3 respuestas
0
Considere un Set-Reset Latch (o SR Latch :
Este pestillo puede estar hecho de NOR (como arriba) o NAND gates. Y generalmente se encuentra como un circuito completo en muchas familias de lógica de circuitos integrados.
En el ejemplo anterior, las líneas Restablecer y Establecer son normalmente bajas. Llevando la entrada S fuerzas altas Q alta y Q-No baja. Trayendo R fuerzas altas de entrada Q-No altas y Q bajas. Q y Q-Not se retroalimentan a la entrada de las puertas NOR para mantener el nuevo estado.
Puede enviar su tren de impulsos a la entrada S y forzar la salida Q en el primer borde descendente. Utilice un inversor en el tren de impulsos si se desea el primer flanco ascendente. Luego, ponga momentáneamente la entrada R alta para restablecer la salida Q baja.
respondido por el st2000
0
Busque algo llamado Establecer / Restablecer Flip-Flip . En su forma pura, estos tienen dos entradas. Cuando se afirma la entrada SET, la salida se pone alta. Cuando la entrada RESET está activada, la salida baja. Cuando no se afirma ninguno, la salida conserva su estado.
Los flip-flops S / R se pueden hacer con dos puertas NAND, pero puedes prepararlos en chips lógicos, como la serie 74xxx.
respondido por el
Olin Lathrop
0
¿Qué es una celda de memoria sensible al borde de 1 bit?
Sensible al estado asíncrono:
Dos puertas con retroalimentación cruzada forman un pestillo. Esto tiene dos entradas Establecer y Restablecer, puede ser lógica positiva o negativa en la entrada, dependiendo de las puertas si es normal o de tipo inverso con NOR, NAND. Ahora es un registro de 1 bit. Usted elige la salida depende de tal modo que Restablecer anula el conjunto.
Entrada sensible al borde, restablecimiento asíncrono:
Pero si ambos son altos o Restablecer durante un nivel de tren de pulsos = 1, entonces usas un FF sensible al borde para pulso y R para borrar.
respondido por el
Tony EE rocketscientist
Lea otras preguntas en las etiquetas digital-logic logic-gates
Comprender el papel de la cancelación de ceros de polo desde la definición de estabilidad
Calibración ADC acoplada en CA