Conectar múltiples entradas de datos SPI en la memoria EBI para acceder a verilog

Depende de cuáles sean sus requisitos de espacio y otros recursos. He escrito lógica y máquinas de estado para generar las señales de control para un bloque SPI porque el diseño no tenía la potencia o el espacio necesarios para un bloque de microcontrolador incorporado (incluso uno pequeño). Luego, los datos se almacenaron en un bloque de memoria FIFO y se recuperaron cuando fue necesario en otro lugar del diseño por un microprocesador para la recopilación de datos.

Si puede cambiar el SPI HDL y los GPIO, puede poner en paralelo todos los datos del esclavo en líneas y leerlos en paralelo, lo que podría facilitar el almacenamiento de datos, ya que no será necesario procesarlos en serie.

De todos modos, algunas ideas. Hagas lo que hagas, tienes que ver tus requisitos y decidir qué es lo que mejor hace el trabajo y cuál es el mejor uso de los recursos. El recurso de su tiempo (el tiempo que lleva escribir, simular y probar HDL), los recursos del FPGA (restricciones de tamaño y velocidad) y los requisitos de potencia y tiempo.