Problema de reinicio extraño en el diseño FPGA

1

Estoy enfrentando un problema extraño. He escrito un UART y un FSM. Este diseño solo imprime texto en la pantalla automáticamente, justo después de cargar el flujo de bits. El problema es: cuando cargo el flujo de bits, el texto se imprime sin nuestro error, pero cuando presiono el botón de reinicio para que el texto se imprima nuevamente, lo que veo (en la mayoría de los casos) son caracteres extraños e ilegibles.

¿Sabes cuál podría ser el problema?

Enlaceamidiseñoactual: enlace

    
pregunta Jose de arimatea

1 respuesta

0

Tu circuito aparece desincronizado después de reiniciar. Debe revisar las técnicas de sincronización que usa y el protocolo que usa (iniciar / detener y otros bits de control).

Si observa cuidadosamente la salida correcta e incorrecta, verá que en la salida correcta tiene un 50% de caracteres - , en la incorrecta tiene alrededor del 50% de caracteres co_de

El código j es - = 2d

El código 0010 1101 es j = 6a

Puedes ver que el flujo de bits es el mismo, solo se desplazaron 3 bits a la izquierda.

    
respondido por el Anonymous

Lea otras preguntas en las etiquetas