Tengo una placa de procesador de audio que tiene 5V - > 3.3V LDO. Por alguna extraña razón, cuando mido el voltaje de la salida del LDO, leo 5 en lugar de 3.3V, que por cierto es un voltaje letal para el chip que está en la placa, pero por alguna razón, no es así. Parece que no le importa.
Aquí hay algo de información de fondo, esta es la pizarra:
Yesteeselesquemacompleto:
Es una placa muy simple, solo un chip de audio DSP y un eeprom, diseñado para prototipos rápidos y soluciones de bricolaje.
El chip DSP es ADAU1452 . Para su carril "IOVDD", pide 3.3V, y no más de 3.6V. La forma en que esta placa logra este voltaje es mediante un regulador lineal típico de 1A.
El regulador que vino con esta placa fue AMS1117 , al parecer, una opción muy popular para los chinos diseños realizados.
Cuando enciendo la placa con un suministro de 5 V, parece funcionar bien. Aquí está el problema: cuando mido el voltaje entre el pin de salida del LDO y el suelo, leí 5V . La entrada es 5.1V, la salida es 5V. ¿Cómo puede ser esto?
El multímetro que estoy usando es Fluke 115 , un multímetro de marca reconocida, así que sé que no me puede estar mintiendo. ¿Por qué posiblemente estaría midiendo 5V en lugar de 3.3V como debería?
Como paso para la depuración, saqué el LDO original, soldé puentes a sus pines y le di una entrada de 5 V fuera del circuito, sin ningún tipo de tope. Y he aquí, leí en mi multímetro que estaba emitiendo los 3.3V correctos! Tan pronto como lo puse de nuevo en el circuito, leí 5 V de nuevo ...
Pensé que tal vez hay algún problema con la estabilidad relacionada con los topes de entrada o salida, por lo que cambié la pieza con un nuevo pin compatible LDO camp ADP3338 . Y nuevamente, cuando mido, leo 5V en la salida.
¿Qué es lo que no entiendo aquí? Cuando conecto mi multímetro en esta placa conectando la sonda de tierra al cable de tierra del LDO y la sonda positiva al cable de salida, ¿por qué no debo leer 3.3V? ¿Es esto un fallo de medición o hay otros componentes en el circuito que pueden cambiar el voltaje de la salida LDO? Cuando miro el esquema, no puedo identificar una posible causa para que el voltaje de salida del LDO vuelva a subir a 5V. Simplemente no entiendo lo que está pasando.
Por cierto, ignora ese Q1 extraño, al revés. El tablero vino enviado así. Alguien debió haber cometido un error al diseñar el tablero y luego se dio cuenta de qué se debe hacer. Sin embargo, ese transistor no parece ser el culpable.