T-trigger: recuento mínimo de transistores

La mayoría de la gente piensa en esto en dos capas de abstracción, la capa de la puerta lógica y la capa de transistor. Para minimizar el recuento total de transistores, debe (a) minimizar el número de compuertas lógicas, y (b) minimizar el número de transistores por compuerta.

Puede obtener algunas ideas para (a) en Wikipedia: flip-flop .

Para (b), entiendo que lógica de resistencia-transistor y lógica de inyección integrada y lógica de diodo-transistor usa menos componentes por puerta lógica que otras familias lógicas. En orden de número de componentes:

• Puedes hacer una salida NOR de 4 entradas de 4 FET de canal n y un solo resistencia (5 componentes) con uno Estilo de RTL, que requiere 2 potencias. rieles de suministro.
• Puedes hacer una salida NOR de 4 entradas de 6 resistencias cuidadosamente elegidas y una sola transistor (7 componentes) con otro estilo de RTL ("lógica de umbral"), pero requiere 3 rieles de alimentación.
• Puedes hacer una salida NOR de 4 entradas de 6 diodos, 3 resistencias, y una solo transistor (10 componentes) con un estilo de DTL, que requiere 2 carriles de alimentación.

¿Has visto "El reloj del transistor"? Está en Youtube y Make Magazine y el sitio web del reloj de transistores .

p.s .: ¿Alguien sabe qué pasó con la CPU MT15, construida a partir de transistores discretos individuales?

Es posible diseñar un flip-flop en T usando dos transistores, algunos capacitores y algunas resistencias. Comience conectando los transistores en un multivibrador biestable clásico. A continuación, coloque pequeños condensadores en paralelo con las resistencias de realimentación. El efecto será que si el circuito está sentado con un transistor, permanecerá de esa manera (los condensadores entrarán en un estado estable en el que la tapa que está en paralelo con la resistencia de retroalimentación que pasa la corriente se cargará, y la tapa en paralelo con el otro no lo será). Si el circuito se altera ligeramente (por ejemplo, al reducir la tensión de alimentación en un voltio), la tapa cargada hará que su resistencia de realimentación asociada sea momentáneamente inefectiva, lo que provocará que el transistor se apague. Esto a su vez hará que la salida de ese transistor fluya hacia su riel, activando el otro transistor. Dependiendo de los requisitos exactos, hay muchas variaciones del circuito que pueden usarse.

Si su objetivo es dividir una frecuencia conocida, otro método que podría usar sería usar algunos osciladores de relajación que pueden ser "empujados", y luego hacer que cada etapa empuje la siguiente. Por ejemplo, supongamos que uno quisiera emitir un impulso de alta frecuencia cada 3600 impulsos de alta velocidad de una señal de 60Hz (3600 conteos). Uno podría diseñar un circuito de dos transistores que emitiría un pulso alto y descargaría un límite cada vez que el voltaje del tope alcanzara 3.0 voltios, o cada vez que se recibiera un pulso de entrada y el voltaje del tope fuera de 2.0 voltios. Luego se podrían conectar en cascada seis circuitos de este tipo que se ciclarían cuando se alimentaran los pulsos después de retrasos de 75 ms, 208 ms, 875 ms, 4,5 s, 12,5 sy 52,5 s (lo que efectivamente produce relaciones de división de 5, 3, 4, 3, 5, 4, 4). Este enfoque puede requerir algunos ajustes para garantizar un funcionamiento confiable, pero sería una división por 3600 usando doce transistores en lugar de usar veinticuatro o más.