Cuando habilitas una interrupción en uno de los pines RST5.5, RST6.5 o RST7.5 del 8085, obtendrás el siguiente comportamiento:
RST5.5 es una interrupción enmascarable. Cuando se recibe esta interrupción, el procesador guarda el contenido del registro del PC en la pila y se bifurca en la dirección 2Ch (hexadecimal).
RST6.5 es una interrupción enmascarable. Cuando se recibe esta interrupción, el procesador guarda el contenido del registro de la PC en la pila y se bifurca en la dirección 34h (hexadecimal).
RST7.5 es una interrupción enmascarable. Cuando se recibe esta interrupción, el procesador guarda el contenido del registro de PC en la pila y se bifurca en la dirección 3Ch (hexadecimal).
Entonces, usted determina cuál causó la interrupción en función de dónde se ramifica el flujo de ejecución del código.