Cómo aumentar la frecuencia del reloj flash QSPI en Zynq ZC702

1

Estoy trabajando en la placa Zynq ZC702. El tablero tiene un flash QSPI. Quiero aumentar la frecuencia de reloj de QSPI, para poder leer / escribir a una velocidad mucho más rápida.

Lo más cercano que encontré es esto:

EDK-14.3, Zynq-7000: ¿Cuál es la frecuencia de reloj de la interfaz QSPI predeterminada utilizada en el FSBL y cómo lo hace? Yo lo acelero? Buscar

Pero leer esto no me queda claro exactamente dónde hago los cambios, DIV / 8 a DIV 8, etc. ¿estos parámetros están en el archivo FSB.elf? Recuerdo que no pude abrir este archivo, ya que es un archivo binario.

¿Alguna idea de cómo abordar esto?

    
pregunta gpuguy

1 respuesta

1

Echa un vistazo a la respuesta xilinx

AR # 46880 Zynq-7000 Diseño de ejemplo: rendimiento QSPI lineal (rendimiento máximo efectivo) )

  

Este diseño de ejemplo muestra cómo alcanzar el QSPI (en modo lineal) Máximo   Rendimiento efectivo con un reloj SPI de 100 MHz.

Allí puede obtener el máximo rendimiento con la interfaz QSPI.

Puede encontrar el código fuente del proyecto aquí: xdmaps_example_w_intr_14_2.c

    
respondido por el FarhadA

Lea otras preguntas en las etiquetas