¿Debo restablecer la DLL de un DDR cuando cambio las frecuencias del reloj?

Question

¿Debo restablecer la DLL de un DDR cuando cambio las frecuencias del reloj?

#1 de mng (1 votos)

1

Tengo un sistema que arranca en una frecuencia y luego el PLL principal se vuelve a cargar para continuar el arranque en una frecuencia más alta. Cuando se hace esto, el DDR se pone en actualización automática. Después de que se bloqueen los PLL principales, el reloj DDR cambiará de 100Mhz a 133Mhz.

Parece que la DLL dentro del DDR está relacionada con la frecuencia del reloj. ¿Debo volver a ejecutar las secuencias de MRS para bloquearlas nuevamente antes de operar a la frecuencia más alta?

Bonus: ¿Cuál es exactamente la función de la DLL dentro de la DDR? Pensé que todo había salido de CK / CK #. Sé que el controlador DDR del host necesita algunos retrasos para bloquear los datos, pero pensé que DDR estaba diseñado para que la memoria RAM sea más sencilla.

El DDR2 específico que estoy usando es Micron MT47H32M16 y Samsung K4T51163QG-HC.

clock ddr sdram

pregunta artless noise

1 respuesta

Lea otras preguntas en las etiquetas clock ddr sdram

Señales extrañas I2C emitidas desde FPGA Actualizar un controlador / consola de cinta rodante [cerrado]

score 1 · Accepted Answer

La hoja de datos para los chips de RAM cubre el cambio de las frecuencias de reloj. Por ejemplo, la hoja de datos de Micron DDR2 dice en la página 40:

La frecuencia de operación solo se permite cambiar durante el modo de auto actualización (consulte la Figura 79 (página 124)), precarga modo de apagado o condición de reinicio del sistema (consulte Restablecer (página 125)).

Hay secciones en la hoja de datos que cubren cada una de estas situaciones, con diagramas de tiempo. Debe leerlos para comprender exactamente qué condiciones debe cumplir.

Tenga en cuenta también que la especificación de frecuencia mínima para DDR2 es de 125 MHz. Puede funcionar a 100 MHz, pero está fuera de especificaciones y, por lo tanto, no está garantizado.

En cuanto a por qué DLLs, de acuerdo con este artículo mantiene la RAM simple pero mueve la complejidad al controlador. (La compañía del autor vende el controlador de memoria IP, aunque pueden estar sesgados). Dado que los datos de salida están alineados con CK, se necesita una DLL para administrar el retardo de salida de CK a DQ.

¿Debo restablecer la DLL de un DDR cuando cambio las frecuencias del reloj?

Publicaciones recientes del blog

1 respuesta