Actualmente estoy leyendo sobre Pulsed Latch Circuit. Y hay una mención frecuente de "violación de tiempo de espera". Me gusta:
Para el pestillo, "... los datos deben mantenerse durante un período de tiempo más largo, aumentando el número probable de violaciones de tiempo de espera ".
Explique qué infracción de tiempo de espera se encuentra en el contexto de Latches.
Un pestillo disparado por el borde (flipflop) idealmente muestrea instantáneamente la línea de datos en uno de los bordes del reloj. Sin embargo, nada es realmente instantáneo, por lo que los datos deben ser válidos durante un tiempo determinado alrededor del borde del reloj. La hora debe fijarse antes de que el borde del reloj se llame tiempo de configuración , y la hora debe fijarse después de que el borde del reloj se llame tiempo de espera .
Infracción de tiempo de retención es una infracción del requisito de tiempo de retención. Si la hoja de datos indica que el tiempo de espera mínimo requerido es de 10 ns y usted cambia los datos 5 ns después del límite del reloj, entonces ha cometido una infracción de tiempo de espera y no hay garantía de que el valor de los datos terminará en la salida del biestable. p>
Olin ha sido claro, pero agregaría algunos detalles sobre el Registro de pestañas con pulsos, y por qué esta arquitectura puede tener diferentes requisitos de tiempo de espera con respecto a otros flip-flops.
Como usted probablemente sepa, un pestillo es un circuito que en la forma básica tiene una entrada, una salida y un reloj; cuando el reloj está en un cierto valor, digamos alto, para un latch positivo, el latch es transparent , lo que significa que la salida replica la entrada. Cuando el reloj está en el otro nivel, bajo en este caso, la salida se mantiene en el valor que tenía antes de conmutar el reloj.
El flip-flop tiene la misma configuración de pin, pero tiene una diferencia: mantiene el valor con el reloj alto y bajo, y muestra el nuevo valor en el borde (positivo o negativo) del reloj.
Un flip-flop de latón pulsado no es otra cosa que un latch normal, donde el reloj es impulsado por un pulso muy corto; de esta manera, el tiempo en que el cierre es transparente es muy corto, y en los hechos se comporta como un flip-flop.
Además, si se usa un circuito para crear el pulso a partir de un reloj de onda cuadrada normal, todo el circuito se comporta realmente como un flip-flop.
El problema es que si tiene un cierto proceso de tecnología, tendrá más o menos una velocidad máxima a la que puede conmutar una señal, debido a la conductividad de la puerta de conducción y la capacidad de entrada de la siguiente. Si considera un latch latch, la señal pulsante conmutará al valor transparent , permanecerá en ese nivel para satisfacer el tiempo de configuración del latch, y luego conmutará nuevamente en un tiempo que constituye el tiempo de espera .
Por lo tanto, el tiempo en el que se debe mantener la entrada para muestrearla adecuadamente es igual a la duración del pulso correspondiente al muestreo, que es aproximadamente el doble del tiempo requerido por el flip-flop de activación de bordes. De ahí el aumento en las violaciones del tiempo de retención
En un circuito de enganche típico (flip flop, enganche o combinación de compuertas que muestran un comportamiento de enganche), cuando el reloj o la entrada de habilitación con enganche cambian de estado, existe una cierta ventana durante la cual el dispositivo capturará el estado del entradas Cualquier cambio en las entradas antes del inicio de esa ventana afectará a las salidas; Los cambios después del final de esa ventana no lo harán. El inicio de la ventana está marcado por el "tiempo de configuración"; el final de la ventana está marcado por el "tiempo de espera". Si la entrada cambia durante la ventana, y se espera que la salida refleje el nuevo estado, tal condición generalmente se denomina "violación del tiempo de configuración". Si la entrada cambia durante la ventana y se espera que la salida refleje el estado anterior, la condición generalmente se denomina "violación de tiempo de espera". Desde una perspectiva de diseño, la distinción es útil: las infracciones en el tiempo de instalación se resuelven haciendo que la señal llegue antes en relación con el reloj (o que el reloj llegue más tarde); las violaciones de tiempo de espera se resuelven haciendo que la señal llegue más tarde.
Un punto importante que no se menciona en otras respuestas, sin embargo, es que si bien los cambios de entrada que se producen dentro de la ventana prohibida pueden hacer que la salida de enganche cambie al nuevo valor, o pueden ignorarse, también pueden causar el pestillo ingresa en un estado "metaestable" desagradable, lo que resulta en un comportamiento no especificado . Un pestillo puede especificar, por ejemplo, que su salida tendrá un valor de 10 ns después de un pulso de reloj de entrada, pero tal garantía solo se mantendrá en la ausencia de violaciones de tiempo. Si la entrada a un pestillo cambia dentro de la ventana prohibida, la salida puede tardar un tiempo arbitrariamente largo en cambiar, o puede cambiar rápidamente pero luego, un tiempo arbitrario más tarde, cambiará de manera espontánea. Para usar una analogía, imagine una bola de bolos golpeando un alfiler. Si golpea el pasador limpiamente, el pasador se derrumbará instantáneamente. Si la bola apenas mira el pasador, éste puede recuperar rápidamente un equilibrio vertical. Cualquiera de las condiciones anteriores podría observarse fácilmente, con certeza, en menos de un segundo. Por otro lado, es posible que la bola golpee el pasador de manera que se tambalee durante un tiempo y luego se caiga, o se tambalee durante un tiempo y luego caiga; uno podría decidir solo anunciar un pin "abajo" cuando un pin está obviamente abajo, o un pin "perdido" cuando claramente no va a caer, pero puede haber un período de tiempo arbitrario durante el cual no se puede descartar ninguna posibilidad.
Lea otras preguntas en las etiquetas digital-logic flipflop timing